- -

Entorno de evaluación de redes en el chip para sistemas CMP

RiuNet: Repositorio Institucional de la Universidad Politécnica de Valencia

Compartir/Enviar a

Citas

Estadísticas

  • Estadisticas de Uso

Entorno de evaluación de redes en el chip para sistemas CMP

Mostrar el registro sencillo del ítem

Ficheros en el ítem

[Cerrado]
Nombre: Tesis de Máster-Jesús ...
Tamaño: 1.239Mb
Formato: PDF
Solicitar una copia al autor
dc.contributor.advisor Flich Cardo, José es_ES
dc.contributor.author Camacho Villanueva, Jesús es_ES
dc.date.accessioned 2012-01-24T13:29:58Z
dc.date.available 2012-01-24T13:29:58Z
dc.date.created 2009-12
dc.date.issued 2012-01-24
dc.identifier.uri http://hdl.handle.net/10251/14525
dc.description.abstract Se desarrolla una herramienta de simulación de redes en el chip para CMPs y se realizan análisis de topologías. es_ES
dc.format.extent 40 es_ES
dc.language Español es_ES
dc.publisher Universitat Politècnica de València es_ES
dc.rights Reserva de todos los derechos es_ES
dc.subject Redes en el chip es_ES
dc.subject Multiprocesadores en el chip es_ES
dc.subject Modelos de simulación es_ES
dc.subject.classification ARQUITECTURA Y TECNOLOGIA DE COMPUTADORES es_ES
dc.subject.other Máster Universitario en Ingeniería de Computadores-Màster Universitari en Enginyeria de Computadors es_ES
dc.title Entorno de evaluación de redes en el chip para sistemas CMP es_ES
dc.type Tesis de máster es_ES
dc.rights.accessRights Cerrado es_ES
dc.contributor.affiliation Universitat Politècnica de València. Servicio de Alumnado - Servei d'Alumnat es_ES
dc.description.bibliographicCitation Camacho Villanueva, J. (2009). Entorno de evaluación de redes en el chip para sistemas CMP. http://hdl.handle.net/10251/14525 es_ES
dc.description.accrualMethod Archivo delegado es_ES


Este ítem aparece en la(s) siguiente(s) colección(ones)

Mostrar el registro sencillo del ítem