Evaluación de procesadores OoO basados en la arquitectura RISC-V

Abstract

[ES] Debido a los múltiples simuladores de RISC-V ISA y extensiones abiertas, se realiza un estudio donde se analizan ventajas e inconvenientes de los núcleos más importantes (BOOM, Ariane, Rocket, RiskyOO,¿) haciendo especial énfasis en las versiones que modelen núcleos que soporten ejecución fuera de orden, y que se puedan sintetizar. Dadas esas condiciones se elige BOOM, aunque también se construye Rocket Core para llevar a cabo las primeras pruebas y comparaciones. Se realizan simulaciones modificando parámetros de BOOM y finalmente se hace uso de los contadores de rendimiento \emph{hardware}. En este último paso se implementa un nuevo evento que detecta si el ROB se ha bloqueado y se hace uso de un contador para registrar el número de veces que esto ocurre, para llegar a las conclusiones finales del trabajo.

[CA] A causa dels múltiples simuladors de RISC-V ISA i extensions obertes, es realitza un estudi on s’analitzen avantatges i inconvenients dels nuclis més importants (BOOM, Ariane, Rocket, RiskyOO, ...) fent especial èmfasi en les versions que modelen nuclis que suporten execució fora d’ordre, i que es puguen sintetitzar. Donades aquestes condicions es tria BOOM, encara que també es construeix Rocket Core per dur a terme les primeres proves i comparacions. Es realitzen simulacions modificant paràmetres de BOOM i finalment es fa ús dels comptadors hardware. En aquest últim pas s’implementa un nou esdeveniment que detecta si el ROB s’ha bloquejat i es fa ús d’un comptador per registrar el nombre de vegades que això passa, per arribar a les conclusions finals de la feina.

[EN] Due to the multiple RISC-V ISA simulators and open extensions, a study is carried out where advantages and disadvantages of the most important cores (BOOM, Ariane, Rocket, RiskyOO,¿) are analyzed with special emphasis on the versions that model cores that support execution out-of-order, and that can be synthesized. Given these conditions, BOOM is chosen, although Rocket Core is also built to carry out the first tests and comparisons. Simulations are carried out by modifying BOOM parameters and finally hardware performance counters are used. In this last step, a new event is implemented that detects if the ROB has been blocked and a counter is used to record the number of times this occurs, to reach the final conclusions of the work.