Mostrar el registro sencillo del ítem
dc.contributor.advisor | Flich Cardo, José![]() |
es_ES |
dc.contributor.advisor | Molero Prieto, Xavier![]() |
es_ES |
dc.contributor.author | Díaz-Cano Lozano, Roberto![]() |
es_ES |
dc.date.accessioned | 2021-09-13T09:59:26Z | |
dc.date.available | 2021-09-13T09:59:26Z | |
dc.date.created | 2021-07-20 | |
dc.date.issued | 2021-09-13 | es_ES |
dc.identifier.uri | http://hdl.handle.net/10251/172214 | |
dc.description.abstract | [CA] La intel·ligència artificial (IA) s’està convertint en un element imprescindible en diferents àmbits de la informàtica. Al mateix temps que la IA s’està desenvolupant a escala d’algoritmes, també les arquitectures de processament s’hi estan adaptant per donar un millor suport. Per aquest motiu en el present treball es desenvolupa un suport en aritmètica en coma flotant de 16 bits sobre una plataforma d’entrenament i inferència de xarxes neuronals. Aquest desenvolupament es realitza sobre el dispositiu Jetson AGX Xavier de l’empresa NVIDIA, el qual està destinat a aplicacions d’intel·ligència artificial, com ara l’aprenentatge profund (deep learning). L’objectiu és dotar a l’aplicació HELENNA d’un suport que li permeta utilitzar els nombres en coma flotant de 16 bits sobre la GPU del dispositiu de NVIDIA, a través del llenguatge de programació CUDA. D’aquesta manera es podrà aconseguir un millor aprofitament dels recursos i del consum energètic, ja que amb l’aritmètica de precisió reduïda es pot incrementar l’eficiència dels entrenaments amb xarxes neuronals. | es_ES |
dc.description.abstract | [ES] La inteligencia artificial (IA) se está convirtiendo en un elemento imprescindible en diferentes ámbitos de la informática. Al mismo tiempo que la IA se está desarrollando a escala de algoritmos, también las arquitecturas de procesamiento se están adaptando para dar un mejor apoyo. Por este motivo en el presente trabajo se desarrolla un soporte en aritmética en coma flotante de 16 bits sobre una plataforma de entrenamiento e inferencia de redes neuronales. Este desarrollo se realiza sobre el dispositivo Jetson AGX Xavier de la empresa NVIDIA, el cual está destinado a aplicaciones de inteligencia artificial, como el aprendizaje profundo (deep learning). El objetivo es dar a la aplicación HELENNA de un soporte que le permita utilizar nombres en coma flotante de 16 bits sobre la GPU del dispositivo de NVIDIA, a través del lenguaje de programación CUDA. De este modo se podrá conseguir un mejor aprovechamiento de los recursos y del consumo energético, puesto que con la aritmética de precisión reducida se puede incrementar la eficiencia de los entrenamientos con redes neuronales. | es_ES |
dc.description.abstract | [EN] Artificial Intelligence (AI) is becoming an important element in different areas of computing. At the same time that AI is developing at the algorithm scale, processing architectures are also adapting to give a better support to it. For this reason, in the present project a 16-bit floating point arithmetic support is developed on a neural network training and inference platform. This development is carried out on the Jetson AGX Xavier device from NVIDIA, which is destined for artificial intelligence applications, like deep learning. The objective is to give the HELENNA application support that allows it to use 16-bit floating point numbers on the GPU of the NVIDIA device, through the CUDA programming language. In this way, better use of resources and energy consumption can be achieved, since with reduced precision arithmetic, the efficiency of training with neural networks can be increased. | es_ES |
dc.format.extent | 74 | es_ES |
dc.language | Catalán | es_ES |
dc.publisher | Universitat Politècnica de València | es_ES |
dc.rights | Reserva de todos los derechos | es_ES |
dc.subject | Intel·ligència artificial | es_ES |
dc.subject | Xarxes neuronals | es_ES |
dc.subject | HELENNA | es_ES |
dc.subject | GPU | es_ES |
dc.subject | Aritmètica en coma flotant de 16 bits | es_ES |
dc.subject | CUDA | es_ES |
dc.subject | Aprenentatge profund | es_ES |
dc.subject | Artificial Intelligence | es_ES |
dc.subject | Neuronal networks | es_ES |
dc.subject | 16-bit floating point arithmetic | es_ES |
dc.subject | Deep learning | es_ES |
dc.subject.classification | ARQUITECTURA Y TECNOLOGIA DE COMPUTADORES | es_ES |
dc.subject.other | Grado en Ingeniería Informática-Grau en Enginyeria Informàtica | es_ES |
dc.title | Desenvolupament de processos d’entrenament i inferència amb aritmètica en coma flotant de 16 bits sobre la plataforma Jetson Xavier | es_ES |
dc.title.alternative | Desarrollo de procesos de entrenamiento e inferencia con aritmética en coma flotante de 16 bits sobre la plataforma Jetson Xavier | es_ES |
dc.type | Proyecto/Trabajo fin de carrera/grado | es_ES |
dc.rights.accessRights | Abierto | es_ES |
dc.contributor.affiliation | Universitat Politècnica de València. Departamento de Informática de Sistemas y Computadores - Departament d'Informàtica de Sistemes i Computadors | es_ES |
dc.contributor.affiliation | Universitat Politècnica de València. Escola Tècnica Superior d'Enginyeria Informàtica | es_ES |
dc.description.bibliographicCitation | Díaz-Cano Lozano, R. (2021). Desenvolupament de processos d’entrenament i inferència amb aritmètica en coma flotant de 16 bits sobre la plataforma Jetson Xavier. Universitat Politècnica de València. http://hdl.handle.net/10251/172214 | es_ES |
dc.description.accrualMethod | TFGM | es_ES |
dc.relation.pasarela | TFGM\142400 | es_ES |