Mostrar el registro sencillo del ítem
dc.contributor.advisor | Pérez Martínez, Juan José | es_ES |
dc.contributor.author | Ferrer Báguena, José Pablo | es_ES |
dc.date.accessioned | 2021-10-27T17:28:00Z | |
dc.date.available | 2021-10-27T17:28:00Z | |
dc.date.created | 2021-09-30 | |
dc.date.issued | 2021-10-27 | es_ES |
dc.identifier.uri | http://hdl.handle.net/10251/175715 | |
dc.description.abstract | [ES] Una red neuronal convolucional (CNN) es un tipo de modelo de aprendizaje profundo para el procesamiento de datos utilizado en aplicaciones de visión artificial. Una CNN trabaja extrayendo los patrones importantes de la imagen de entrada realizando una operación llamada convolución y luego clasificándola en la salida. Las redes neuronales generalmente se implementan con algún lenguaje de programación (python,c,..) y se ejecutan en la CPU (unidad central de procesamiento) o en la GPU (gráfico unidad de procesamiento). El propósito de esta tesis es implementar una CNN de reconocimiento de dígitos escritos a mano en una FPGA(Field programmable array) para comparar la velocidad y el poder computacional entre una FPGA, una CPU y una GPU. En este trabajo utilizaremos un ciclón V estándar Terasic DE-10 y se programará en el lenguaje VHDL. | es_ES |
dc.description.abstract | [EN] A Convolutional neural network (CNN) is a type of deep learning model for data processing used widely in computer vision applications. A CNN works extracting the important patterns of the input picture by performing an operation convolution and then classifying it in the output. Neural Networks are usually implemented with some programming language(python,c,..) and ran in CPU (Central Processing Unit) or in GPU (Graphic processing unit). The purpose of this thesis is to implement a CNN use in hand write digit recognition on a Field Programmable gate array (FPGA) to compare the speed and computational between a FPGA, a CPU and a GPU. In this Thesis we will use a Terasic DE-10 standard-Cyclone V and it will be programmed in the VHDL language. | es_ES |
dc.format.extent | 30 | es_ES |
dc.language | Inglés | es_ES |
dc.publisher | Universitat Politècnica de València | es_ES |
dc.rights | Reserva de todos los derechos | es_ES |
dc.subject | Machine learning | es_ES |
dc.subject | FPGA | es_ES |
dc.subject | Redes neuronales | es_ES |
dc.subject | Intel | es_ES |
dc.subject | Vhdl | es_ES |
dc.subject | GPU | es_ES |
dc.subject | Terasic | es_ES |
dc.subject | Visión artificial | es_ES |
dc.subject.classification | TECNOLOGIA ELECTRONICA | es_ES |
dc.subject.other | Máster Universitario en Ingeniería Industrial-Màster Universitari en Enginyeria Industrial | es_ES |
dc.title | Diseño e implementación de una red neuronal convolucional en una FPGA | es_ES |
dc.type | Tesis de máster | es_ES |
dc.rights.accessRights | Cerrado | es_ES |
dc.contributor.affiliation | Universitat Politècnica de València. Departamento de Ingeniería Electrónica - Departament d'Enginyeria Electrònica | es_ES |
dc.contributor.affiliation | Universitat Politècnica de València. Escuela Técnica Superior de Ingenieros Industriales - Escola Tècnica Superior d'Enginyers Industrials | es_ES |
dc.description.bibliographicCitation | Ferrer Báguena, JP. (2021). Diseño e implementación de una red neuronal convolucional en una FPGA. Universitat Politècnica de València. http://hdl.handle.net/10251/175715 | es_ES |
dc.description.accrualMethod | TFGM | es_ES |
dc.relation.pasarela | TFGM\144973 | es_ES |