Resumen:
|
[ES] Un sistema de criticidad mixta, compuesto por un procesador multinúcleo como unidad central de procesamiento, requiere de un controlador para asegurar la correcta ejecución de los componentes software de criticidad ...[+]
[ES] Un sistema de criticidad mixta, compuesto por un procesador multinúcleo como unidad central de procesamiento, requiere de un controlador para asegurar la correcta ejecución de los componentes software de criticidad alta (los programas prioritarios). En este
trabajo se muestra la interferencia que puede generar la ejecución en paralelo de varios
programas informáticos sobre un mismo procesador multinúcleo (mostrando así la necesidad de dicho controlador) y una implementación efectiva del controlador de la ejecución a nivel de programa (que no de sistema operativo). La estrategia del controlador
consiste en comprobar el avance de los programas de criticidad alta, mediante la unidad
de monitorización de rendimiento, para posponer, si es necesario, la ejecución de los programas en los otros núcleos, cediendo de esta forma todos los recursos (especialmente el
bus de datos) al programa de mayor prioridad. El escenario de trabajo se compone de la
placa de desarrollo Cora Z7, que cuenta con un procesador de doble núcleo ARM Cortex
A9 con unidad de monitorización de rendimiento; del hipervisor Xtratum, que ofrece un
planificador temporal cíclico para poder programar escenarios de ejecución en los que
el controlador propuesto entra en acción; y de un programa que multiplica matrices que
sirve como carga de trabajo.
[-]
[CA] Un sistema de criticitat mixta, composat per un processador multinucli com a unitat
central de processament, requereix de un controlador per a asegurar la correcta execució
dels components software de criticitat ...[+]
[CA] Un sistema de criticitat mixta, composat per un processador multinucli com a unitat
central de processament, requereix de un controlador per a asegurar la correcta execució
dels components software de criticitat alta (els programes prioritaris). En aquest treball
es mostra l’interferència que pot generar l’execució en parallel de diversos programes informàtics per damunt d’un mateix processador multinucli (mostrant així la necessitat de
dit controlador) i una implementació efectiva del controlador de la execució a nivell de
programa (que no de sistema operatiu). La estratègia del controlador consisteix en comprobar l’avanç dels programes de criticitat alta, mitjançant la unitat de monitorització del
rendiment, per a posposar, si es necessari, la execució dels programes en els altres nuclis,
cedint d’aquesta forma tots els recursos (especialment el bus de dades) al programa en
major prioritat. L’escenari de treball es composa de la placa de desenvolupament Cora
Z7, que compta amb un processador en dos nuclis i amb unitat de monitorització del rendiment; del hipervisor Xtratum, que ofereix un planificador temporal cíclic per a poder
programar els escenaris d’experimentació en els que el controlador implementat entra en
acció; i un programa que multiplica matrius que serveix com a carrega de treball.
[-]
[EN] An execution controller is required in multicore mixed criticallity systems in order
to accomplish execution deadlines of the highest criticallity software. Parallel software
execution interference and an efective ...[+]
[EN] An execution controller is required in multicore mixed criticallity systems in order
to accomplish execution deadlines of the highest criticallity software. Parallel software
execution interference and an efective execution controller are both exposed in this work,
showing the need of a controller and an implementation (at program level, not operating system level) of it. Constantly checking the progress of a high criticallity program,
through the performance monitoring unit, and stopping the excecution of the programs
executed in other cores, if it is needed, is the strategy of the controller for giving the
high criticallity program all the resources of the processor for accomplishing execution
deadlines. The experimenting scenario is composed of: a Cora Z7 development platform,
with a dual-core Cortex A9 with performance monitoring unit, the Xtratum hypervisor,
with a cyclic sheduller for programming the experiments and a matrix multiplier as a
work-load.
[-]
|