- -

Síntesis RTL de circuitos combinacionales

RiuNet: Repositorio Institucional de la Universidad Politécnica de Valencia

Compartir/Enviar a

Citas

Estadísticas

  • Estadisticas de Uso

Síntesis RTL de circuitos combinacionales

Mostrar el registro completo del ítem

Gadea Gironés, R. (2022). Síntesis RTL de circuitos combinacionales. Universitat Politècnica de València. http://hdl.handle.net/10251/182010

Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/10251/182010

Visor de vídeos

Metadatos del ítem

Título: Síntesis RTL de circuitos combinacionales
Autor: Gadea Gironés, Rafael
Entidad UPV: Universitat Politècnica de València. Escuela Técnica Superior de Ingenieros de Telecomunicación - Escola Tècnica Superior d'Enginyers de Telecomunicació
Universitat Politècnica de València. Departamento de Ingeniería Electrónica - Departament d'Enginyeria Electrònica
Fecha difusión:
Resumen:
Objetivos: Diseño de circuitos combinacionales Consolidar Blocking versus non-blocking Análisis de comportamiento pre-post síntesis
Palabras clave: Verilog , Circuitos combinacionales , Asignaciones blocking , Asignaciones non-blocking
Código UNESCO: 3307 - Tecnología electrónica
Derechos de uso: Reconocimiento (by)
Editorial:
Universitat Politècnica de València
Tipo: Objeto de aprendizaje
URL: https://polimedia.upv.es/visor/?id=db8c9700-b647-11ec-9f4b-41c4156616f9
Tipo de recurso educativo: Screencast
Descripción acerca del uso: Simple visualización
Destinatario: Alumno
Contexto: Primer ciclo
Dificultad: Dificultad media
Nivel de interactividad: Bajo
Densidad semántica: Bajo
Tiempo típico: 10 minutos
Idioma del destinatario: Español
Permiso de acceso: PUBLICO

recommendations

 

Este ítem aparece en la(s) siguiente(s) colección(ones)

Mostrar el registro completo del ítem