Mostrar el registro sencillo del ítem
dc.contributor.author | Gadea Gironés, Rafael | es_ES |
dc.date.accessioned | 2022-04-13T09:53:55Z | |
dc.date.available | 2022-04-13T09:53:55Z | |
dc.date.issued | 2022-04-13T09:53:55Z | |
dc.identifier.uri | http://hdl.handle.net/10251/182010 | |
dc.description.abstract | Objetivos: Diseño de circuitos combinacionales Consolidar Blocking versus non-blocking Análisis de comportamiento pre-post síntesis | es_ES |
dc.description.uri | https://polimedia.upv.es/visor/?id=db8c9700-b647-11ec-9f4b-41c4156616f9 | es_ES |
dc.language | Español | es_ES |
dc.publisher | Universitat Politècnica de València | es_ES |
dc.rights | Reconocimiento (by) | es_ES |
dc.subject | Verilog | es_ES |
dc.subject | Circuitos combinacionales | es_ES |
dc.subject | Asignaciones blocking | es_ES |
dc.subject | Asignaciones non-blocking | es_ES |
dc.title | Síntesis RTL de circuitos combinacionales | es_ES |
dc.type | Objeto de aprendizaje | es_ES |
dc.lom.learningResourceType | Screencast | es_ES |
dc.lom.interactivityLevel | Bajo | es_ES |
dc.lom.semanticDensity | Bajo | es_ES |
dc.lom.intendedEndUserRole | Alumno | es_ES |
dc.lom.context | Primer ciclo | es_ES |
dc.lom.difficulty | Dificultad media | es_ES |
dc.lom.typicalLearningTime | 10 minutos | es_ES |
dc.lom.educationalDescription | Simple visualización | es_ES |
dc.lom.educationalLanguage | Español | es_ES |
dc.upv.convocatoriaDocenciaRed | 2021-2022 | es_ES |
dc.upv.ambito | PUBLICO | es_ES |
dc.subject.unesco | 3307 - Tecnología electrónica | es_ES |
dc.rights.accessRights | Abierto | es_ES |
dc.contributor.affiliation | Universitat Politècnica de València. Escuela Técnica Superior de Ingenieros de Telecomunicación - Escola Tècnica Superior d'Enginyers de Telecomunicació | es_ES |
dc.contributor.affiliation | Universitat Politècnica de València. Departamento de Ingeniería Electrónica - Departament d'Enginyeria Electrònica | es_ES |
dc.description.bibliographicCitation | Gadea Gironés, R. (2022). Síntesis RTL de circuitos combinacionales. Universitat Politècnica de València. http://hdl.handle.net/10251/182010 | es_ES |
dc.description.accrualMethod | DER | es_ES |
dc.relation.pasarela | DER\35359 | es_ES |