- -

High Performance and Power Efficient On-Chip Network Designs through Multiple Injection Ports

RiuNet: Repositorio Institucional de la Universidad Politécnica de Valencia

Compartir/Enviar a

Citas

Estadísticas

High Performance and Power Efficient On-Chip Network Designs through Multiple Injection Ports

Mostrar el registro completo del ítem

Camacho Villanueva, J. (2012). High Performance and Power Efficient On-Chip Network Designs through Multiple Injection Ports [Tesis doctoral no publicada]. Universitat Politècnica de València. doi:10.4995/Thesis/10251/18235.

Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/10251/18235

Ficheros en el ítem

Metadatos del ítem

Título: High Performance and Power Efficient On-Chip Network Designs through Multiple Injection Ports
Autor:
Director(es): Flich Cardo, José
Entidad UPV: Universitat Politècnica de València. Departamento de Sistemas Informáticos y Computación - Departament de Sistemes Informàtics i Computació
Fecha acto/lectura:
2012-11-26
Fecha difusión:
Resumen:
Las redes dentro de un chip se están convirtiendo en el elemento principal de los sistemas multiprocesador. A medida que aumenta la escala de integración, más elementos de cómputo (procesadores) se incluyen en el mismo ...[+]
Palabras clave: Redes de interconexión , Sistemas multiprocesador , Topologías , Puertos de inyección , Consumo
Derechos de uso: Reserva de todos los derechos
DOI: 10.4995/Thesis/10251/18235
Tipo: Tesis doctoral

Este ítem aparece en la(s) siguiente(s) colección(ones)

Mostrar el registro completo del ítem