Mostrar el registro sencillo del ítem
dc.contributor.advisor | Flich Cardo, José | es_ES |
dc.contributor.author | Camacho Villanueva, Jesús | es_ES |
dc.date.accessioned | 2012-12-26T07:44:38Z | |
dc.date.available | 2012-12-26T07:44:38Z | |
dc.date.created | 2012-11-26T09:00:00Z | es_ES |
dc.date.issued | 2012-12-26T07:44:31Z | es_ES |
dc.identifier.uri | http://hdl.handle.net/10251/18235 | |
dc.description.abstract | Las redes dentro de un chip se están convirtiendo en el elemento principal de los sistemas multiprocesador. A medida que aumenta la escala de integración, más elementos de cómputo (procesadores) se incluyen en el mismo chip. Estos componentes se interconectan con una red dentro del chip que debe ofrecer latencias de transmisión ultra bajas (orden de nanosegundos) y anchos de banda elevados. El diseño, pues, de una red eficiente dentro del chip juega un papel fundamental. En la presente tesis se analizan diferentes alternativas de diseño de las redes en el chip. En particular, se hace uso de la posibilidad de utilizar diferentes puertos de inyección desde los procesadores con el fin de obtener diferentes mejoras. En primer lugar, las prestaciones aumentan al tener procesadores con distintas alternativas de inyección de tráfico. En segundo lugar, además aumenta la tolerancia a fallos frente a defectos de fabricación (mas importantes conforme avanza la tecnología). Y en tercer lugar, permite una política de apagado de componentes más agresiva que nos permita un ahorro significativo de energía. Hemos evaluado diferentes topologías derivadas del mecanismo de inyección en términos de prestaciones, coste de implementación, y ahorro de consumo. Además, hemos desarrollado simuladores específicos para las distintas técnicas utilizadas. Cada topología diseñada supone una mejora respecto a la anterior, y por supuesto, teniendo en cuenta las topologías existentes. En resumen, nuestro esfuerzo se centra en conseguir un excelente compromiso entre prestaciones, consumo y tolerancia a fallos dentro de una red en chip. Para la primera propuesta (topología NR-Mesh), se alcanzan mejoras en prestaciones de un 7\% y hasta de un 75\% en reducción de consumo de media, comparado con la malla 2D o malla de 2 dimensiones. Para la siguiente propuesta, la malla concentrada paralela (PC-Mesh), el beneficio en prestaciones que se obtiene es de hasta un 20\%, así cómo de un 60\% en reducción de | es_ES |
dc.language | Inglés | es_ES |
dc.publisher | Universitat Politècnica de València | es_ES |
dc.rights | Reserva de todos los derechos | es_ES |
dc.source | Riunet | es_ES |
dc.subject | Redes de interconexión | es_ES |
dc.subject | Sistemas multiprocesador | es_ES |
dc.subject | Topologías | es_ES |
dc.subject | Puertos de inyección | es_ES |
dc.subject | Consumo | es_ES |
dc.subject.classification | ARQUITECTURA Y TECNOLOGIA DE COMPUTADORES | es_ES |
dc.title | High Performance and Power Efficient On-Chip Network Designs through Multiple Injection Ports | |
dc.type | Tesis doctoral | es_ES |
dc.identifier.doi | 10.4995/Thesis/10251/18235 | es_ES |
dc.rights.accessRights | Abierto | es_ES |
dc.contributor.affiliation | Universitat Politècnica de València. Departamento de Sistemas Informáticos y Computación - Departament de Sistemes Informàtics i Computació | es_ES |
dc.description.bibliographicCitation | Camacho Villanueva, J. (2012). High Performance and Power Efficient On-Chip Network Designs through Multiple Injection Ports [Tesis doctoral]. Universitat Politècnica de València. https://doi.org/10.4995/Thesis/10251/18235 | es_ES |
dc.description.accrualMethod | Palancia | es_ES |
dc.type.version | info:eu-repo/semantics/acceptedVersion | es_ES |
dc.relation.tesis | 3966 | es_ES |