- -

Automatización mediante VUNIT de la verificación de microprocesadores RISC-V descritos en HDL.

RiuNet: Institutional repository of the Polithecnic University of Valencia

Share/Send to

Cited by

Statistics

Automatización mediante VUNIT de la verificación de microprocesadores RISC-V descritos en HDL.

Show full item record

Sánchez Alfaro, M. (2022). Automatización mediante VUNIT de la verificación de microprocesadores RISC-V descritos en HDL. Universitat Politècnica de València. http://hdl.handle.net/10251/187901

Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/10251/187901

Files in this item

Item Metadata

Title: Automatización mediante VUNIT de la verificación de microprocesadores RISC-V descritos en HDL.
Secondary Title: Automation by VUNIT of the verification of RISC-V microprocessors described in HDL.
Automatització mitjançant VUNIT de la verificació de microprocessadors RISC-V descrits en HDL.
Author: Sánchez Alfaro, Marc
Director(s): Gadea Gironés, Rafael Monzó Ferrer, José María
UPV Unit: Universitat Politècnica de València. Departamento de Ingeniería Electrónica - Departament d'Enginyeria Electrònica
Universitat Politècnica de València. Escuela Técnica Superior de Ingenieros de Telecomunicación - Escola Tècnica Superior d'Enginyers de Telecomunicació
Read date / Event date:
2022-09-20
Issued date:
Abstract:
[ES] El presente TFG busca desarrollar un banco de pruebas mediante un entorno o gestor Python denominado VUNIT que permita automatizar la verificación de un microprocesador RISC-V descrito en HDL que cumpla un juego de ...[+]
Subjects: HDL , Verificación , VUNIT , RISC-V
Copyrigths: Reserva de todos los derechos
Publisher:
Universitat Politècnica de València
degree: Grado en Ingeniería de Tecnologías y Servicios de Telecomunicación-Grau en Enginyeria de Tecnologies i Serveis de Telecomunicació
Type: Proyecto/Trabajo fin de carrera/grado

recommendations

 

This item appears in the following Collection(s)

Show full item record