- -

VMT: Virtualized Multi-Threading for Accelerating Graph Workloads on Commodity Processors

RiuNet: Repositorio Institucional de la Universidad Politécnica de Valencia

Compartir/Enviar a

Citas

Estadísticas

  • Estadisticas de Uso

VMT: Virtualized Multi-Threading for Accelerating Graph Workloads on Commodity Processors

Mostrar el registro completo del ítem

Feliu-Pérez, J.; Naithani, A.; Sahuquillo Borrás, J.; Petit Martí, SV.; Qureshi, M.; Eeckhout, L. (2022). VMT: Virtualized Multi-Threading for Accelerating Graph Workloads on Commodity Processors. IEEE Transactions on Computers. 71(6):1386-1398. https://doi.org/10.1109/TC.2021.3086069

Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/10251/194387

Ficheros en el ítem

Metadatos del ítem

Título: VMT: Virtualized Multi-Threading for Accelerating Graph Workloads on Commodity Processors
Autor: Feliu-Pérez, Josué Naithani, Ajeya Sahuquillo Borrás, Julio Petit Martí, Salvador Vicente Qureshi, Moinuddin Eeckhout, Lieven
Entidad UPV: Universitat Politècnica de València. Departamento de Informática de Sistemas y Computadores - Departament d'Informàtica de Sistemes i Computadors
Universitat Politècnica de València. Escola Tècnica Superior d'Enginyeria Informàtica
Fecha difusión:
Resumen:
[EN] Modern-day graph workloads operate on huge graphs through pointer chasing which leads to high last-level cache (LLC) miss rates and limited memory-level parallelism (MLP). Simultaneous Multi-Threading (SMT) effectively ...[+]
Palabras clave: Instruction sets , Computer architecture , Hardware,Registers , Software,Message systems , Switches , Architecture , Multi-threading , Virtualization , Graph workloads
Derechos de uso: Reserva de todos los derechos
Fuente:
IEEE Transactions on Computers. (issn: 0018-9340 )
DOI: 10.1109/TC.2021.3086069
Editorial:
Institute of Electrical and Electronics Engineers
Versión del editor: https://doi.org/10.1109/TC.2021.3086069
Código del Proyecto:
info:eu-repo/grantAgreement/AEI/Plan Estatal de Investigación Científica y Técnica y de Innovación 2017-2020/RTI2018-098156-B-C51/ES/TECNOLOGIAS INNOVADORAS DE PROCESADORES, ACELERADORES Y REDES, PARA CENTROS DE DATOS Y COMPUTACION DE ALTAS PRESTACIONES/
...[+]
info:eu-repo/grantAgreement/AEI/Plan Estatal de Investigación Científica y Técnica y de Innovación 2017-2020/RTI2018-098156-B-C51/ES/TECNOLOGIAS INNOVADORAS DE PROCESADORES, ACELERADORES Y REDES, PARA CENTROS DE DATOS Y COMPUTACION DE ALTAS PRESTACIONES/
info:eu-repo/grantAgreement/ERC//741097//Load Slice Core: A Power and Cost-Efficient Microarchitecture for the Future/
info:eu-repo/grantAgreement/AEI/Plan Estatal de Investigación Científica y Técnica y de Innovación 2017-2020/RTI2018-098156-B-C53/ES/TECNICAS INNOVADORAS EN COMPUTACION ESPECIALIZADA Y DE ALTAS PRESTACIONES/
info:eu-repo/grantAgreement/FWO//G.0144.17N/
info:eu-repo/grantAgreement/EC/H2020/741097/EU
info:eu-repo/grantAgreement/MCIU//FJC2018-036021-I//Ayudas Juan de la Cierva - Formación/
info:eu-repo/grantAgreement/AEI//RTI2018-098156-B-C53//TECNICAS INNOVADORAS EN COMPUTACION ESPECIALIZADA Y DE ALTAS PRESTACIONES/
info:eu-repo/grantAgreement/AEI//RTI2018-098156-B-C51//TECNOLOGIAS INNOVADORAS DE PROCESADORES, ACELERADORES Y REDES, PARA CENTROS DE DATOS Y COMPUTACION DE ALTAS PRESTACIONES/
[-]
Agradecimientos:
This work was supported in part by the Spanish MCIU and AEI, Spain, as well as European Commission FEDER funds, under grants RTI2018-098156-B-C53 and RTI2018-098156-BC51. The work of Josue Feliu was supported by a Juan de ...[+]
Tipo: Artículo

recommendations

 

Este ítem aparece en la(s) siguiente(s) colección(ones)

Mostrar el registro completo del ítem