- -

Design of a test bench for the verification of an interface that implements the AXI protocol using the UVM methodology.

RiuNet: Repositorio Institucional de la Universidad Politécnica de Valencia

Compartir/Enviar a

Citas

Estadísticas

  • Estadisticas de Uso

Design of a test bench for the verification of an interface that implements the AXI protocol using the UVM methodology.

Mostrar el registro completo del ítem

Seguí Pérez, M. (2023). Design of a test bench for the verification of an interface that implements the AXI protocol using the UVM methodology. Universitat Politècnica de València. http://hdl.handle.net/10251/197736

Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/10251/197736

Ficheros en el ítem

Metadatos del ítem

Título: Design of a test bench for the verification of an interface that implements the AXI protocol using the UVM methodology.
Otro titulo: Design of a test bench for the verification of an interface that implements the AXI protocol using the UVM methodology.
Disseny d'un entorn de probes per a la verificació d'una interfície que implemente el protocol AXI mitjançant la utilització de la metodologia UVM.
Autor: Seguí Pérez, Mireia
Director(es): Monzó Ferrer, José María Trinidad, Cristian Alberto
Entidad UPV: Universitat Politècnica de València. Departamento de Ingeniería Electrónica - Departament d'Enginyeria Electrònica
Universitat Politècnica de València. Escuela Técnica Superior de Ingenieros de Telecomunicación - Escola Tècnica Superior d'Enginyers de Telecomunicació
Fecha acto/lectura:
2023-09-28
Fecha difusión:
Resumen:
[ES] El presente trabajo de fin de grado ha sido desarrollado en la empresa Maxlinear. El objetivo de este es desarrollar el diseño de una Verificacion IP (VIP) para comprobar el funcionamiento de interfaces que utilicen ...[+]


[EN] The present bachelor's thesis has been developed at Maxlinear company. Its objective is to design a Verification IP (VIP) to verify the functionality of interfaces that use the AXI protocol (AXI 3 and AXI 4), using ...[+]
Palabras clave: UVM , Interfaz , VIP , SystemVerilog , Verilog , AXI , AXI3 , AXI4 , Testbench , Verificación , Interface , AXI 3 , AXI 4 , Verification
Derechos de uso: Cerrado
Editorial:
Universitat Politècnica de València
Titulación: Grado en Ingeniería de Tecnologías y Servicios de Telecomunicación-Grau en Enginyeria de Tecnologies i Serveis de Telecomunicació
Tipo: Proyecto/Trabajo fin de carrera/grado

recommendations

 

Este ítem aparece en la(s) siguiente(s) colección(ones)

Mostrar el registro completo del ítem