Mostrar el registro sencillo del ítem
dc.contributor.advisor | Herrero Bosch, Vicente | es_ES |
dc.contributor.advisor | Tejada Gómez, José | es_ES |
dc.contributor.author | Bayo Olmeda, María | es_ES |
dc.date.accessioned | 2023-10-05T15:44:37Z | |
dc.date.available | 2023-10-05T15:44:37Z | |
dc.date.created | 2023-09-20 | es_ES |
dc.date.issued | 2023-10-05 | es_ES |
dc.identifier.uri | http://hdl.handle.net/10251/197750 | |
dc.description.abstract | [ES] El objetivo del trabajo es el desarrollo e implementación de una célula paramétrica, PCell, para la automatización del layout de un espejo de corriente y de un par diferencial. Se tendrán en cuenta los efectos dependientes del layout y las reglas de la tecnología para poder ajustar de manera correcta el layout según los parámetros de entrada ancho, largo, número de salidas y multiplicadores. Se abarcará el proceso completo desde la elección del diseño hasta el desarrollo y software de Cadence Virtuoso y el lenguaje de programación de Cadence SKILL. | es_ES |
dc.description.abstract | [EN] The objective of the work is the development and implementation of a parametric cell, PCell, for the automation of the layout of a current mirror and a differential pair. Layout dependent effects and technology rules will be taken into account in order to correctly adjust the layout according to the input parameters width, length, number of outputs and multipliers. The complete process will be covered from the choice of the design to the development and software of Cadence Virtuoso and the Cadence SKILL programming language. | en_EN |
dc.format.extent | 67 | es_ES |
dc.language | Español | es_ES |
dc.publisher | Universitat Politècnica de València | es_ES |
dc.rights | Reserva de todos los derechos | es_ES |
dc.subject | Microelectrónica | es_ES |
dc.subject | Analógica | es_ES |
dc.subject | Layout | es_ES |
dc.subject.classification | TECNOLOGIA ELECTRONICA | es_ES |
dc.subject.other | Máster Universitario en Ingeniería de Sistemas Electrónicos-Màster Universitari en Enginyeria de Sistemes Electrònics | es_ES |
dc.title | Desarrollo de células de layout parametrizable para automatización de diseño analógico | es_ES |
dc.title.alternative | Development of parameterizable layout cells for analog design automatization | es_ES |
dc.title.alternative | Desenvolupament de cèl·lules de **layout **parametrizable per a automatització de disseny analògic | es_ES |
dc.type | Tesis de máster | es_ES |
dc.rights.accessRights | Cerrado | es_ES |
dc.contributor.affiliation | Universitat Politècnica de València. Departamento de Ingeniería Electrónica - Departament d'Enginyeria Electrònica | es_ES |
dc.contributor.affiliation | Universitat Politècnica de València. Escuela Técnica Superior de Ingenieros de Telecomunicación - Escola Tècnica Superior d'Enginyers de Telecomunicació | es_ES |
dc.description.bibliographicCitation | Bayo Olmeda, M. (2023). Desarrollo de células de layout parametrizable para automatización de diseño analógico. Universitat Politècnica de València. http://hdl.handle.net/10251/197750 | es_ES |
dc.description.accrualMethod | TFGM | es_ES |
dc.relation.pasarela | TFGM\158857 | es_ES |