- -

Desarrollo de células de layout parametrizable para automatización de diseño analógico

RiuNet: Repositorio Institucional de la Universidad Politécnica de Valencia

Compartir/Enviar a

Citas

Estadísticas

  • Estadisticas de Uso

Desarrollo de células de layout parametrizable para automatización de diseño analógico

Mostrar el registro completo del ítem

Bayo Olmeda, M. (2023). Desarrollo de células de layout parametrizable para automatización de diseño analógico. Universitat Politècnica de València. http://hdl.handle.net/10251/197750

Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/10251/197750

Ficheros en el ítem

[Cerrado]
Nombre: Bayo - Desarrollo ...
Tamaño: 5.325Mb
Formato: PDF
Solicitar una copia al autor

Metadatos del ítem

Título: Desarrollo de células de layout parametrizable para automatización de diseño analógico
Otro titulo: Development of parameterizable layout cells for analog design automatization
Desenvolupament de cèl·lules de **layout **parametrizable per a automatització de disseny analògic
Autor: Bayo Olmeda, María
Director(es): Herrero Bosch, Vicente Tejada Gómez, José
Entidad UPV: Universitat Politècnica de València. Departamento de Ingeniería Electrónica - Departament d'Enginyeria Electrònica
Universitat Politècnica de València. Escuela Técnica Superior de Ingenieros de Telecomunicación - Escola Tècnica Superior d'Enginyers de Telecomunicació
Fecha acto/lectura:
2023-09-20
 Fecha difusión:
Resumen:
[ES] El objetivo del trabajo es el desarrollo e implementación de una célula paramétrica, PCell, para la automatización del layout de un espejo de corriente y de un par diferencial. Se tendrán en cuenta los efectos ...[+]


[EN] The objective of the work is the development and implementation of a parametric cell, PCell, for the automation of the layout of a current mirror and a differential pair. Layout dependent effects and technology rules ...[+]
Palabras clave: Microelectrónica , Analógica , Layout
Derechos de uso: Cerrado
Editorial:
Universitat Politècnica de València
Titulación: Máster Universitario en Ingeniería de Sistemas Electrónicos-Màster Universitari en Enginyeria de Sistemes Electrònics
Tipo: Tesis de máster

recommendations

 

Este ítem aparece en la(s) siguiente(s) colección(ones)

Mostrar el registro completo del ítem