Diseño e implementación de un buffer de tensión de altas prestaciones en forma de una IP analógica adaptada a distintas condiciones de uso

Abstract

[ES] Los buffers o seguidores de tensión son elementos muy útiles en distintas aplicaciones relacionadas con el diseño de circuitos integrados (ASICs). Se emplean como elementos de aislamiento entre distintas etapas, pudiendo actuar como estabilizadores en las salidas de las referencias de tensión (bandgaps). El objetivo de este TFM tiene dos vertientes distintas: por un lado de plantea el diseño de una arquitectura de buffer en una tecnología de 180nm que permita un elevado rango dinámico de entrada y salida, con una respuesta rápida en el tiempo y un ruido reducido. Complementariamente se plantea el desarrollo de un bloque IP (Intellectual Property) que permita el reuso del diseño customizando su implementación para distintas especificaciones de diseño, por ejemplo con diseños orientados a un menor ruido o a un mejor tiempo de respuesta. Cada una de las versiones del diseño obtenidas incluirá el desarrollo de un layout específico. Junto con los diseños se elaborará un banco de pruebas para evaluar los resultados siguiendo las desviaciones del proceso etc.

[EN] Buffers or voltage followers are very useful elements in different applications related to the design of integrated circuits (ASICs). They are used as isolation elements between different stages, and can act as stabilizers at the outputs of the voltage references (bandgaps). The objective of this TFM has two different aspects: on the one hand, it proposes the design of a buffer architecture in a 180nm technology that allows a high input and output dynamic range, with a fast response over time and reduced noise. Additionally, the development of an IP (Intellectual Property) block is proposed that allows the reuse of the design by customizing its implementation for different design specifications, for example with designs aimed at lower noise or better response time. Each of the versions of the design obtained will include the development of a specific layout. Together with the designs, a test bench will be prepared to evaluate the results following process deviations, etc.