Development of an Automated RTL to GDSII Flow for ASIC Design using Cadence Commercial Tools

Abstract

[ES] En este Trabajo de Fin de Máster se propone el desarrollo de un flujo de trabajo automatizado y adaptable para la implementación de ASIC, con el que facilitar el proceso de transformar un diseño en un chip fabricable. El flujo de trabajo se desarrollará con herramientas comerciales y estándares de la industria. El objetivo del trabajo radica en su capacidad para ser utilizado por diseñadores con conocimientos mínimos en la implementación de ASIC, con el flujo de trabajo manejando las complejidades del proceso. Se desarrollará todo el flujo de implementación de ASIC, proporcionando una comprensión integral de cada paso. Se usarán bibliotecas de celdas estándar, explorando los diferentes tipos, su contenido y sus roles en el proceso de diseño. Se demostrará su correcto funcionamiento con la implementación de varios diseños con diferente complejidad.

[EN] In this Master's Thesis, the development of an automated and adaptable workflow for ASIC implementation is proposed, aiming to facilitate the process of transforming a design into a manufacturable chip. The workflow will be developed using commercial tools and industry standards. The objective of the work lies in its ability to be utilized by designers with minimal knowledge in ASIC implementation, with the workflow managing the complexities of the process. The entire ASIC implementation flow will be developed, providing a comprehensive understanding of each step. Standard cell libraries will be used, exploring different types, their content, and their roles in the design process. Its proper functioning will be demonstrated through the implementation of various designs with differing complexities.