- -

Design and Layout of an Input Interface for a Digital Transmit Chain in 28 nm CMOS technology

RiuNet: Repositorio Institucional de la Universidad Politécnica de Valencia

Compartir/Enviar a

Citas

Estadísticas

  • Estadisticas de Uso

Design and Layout of an Input Interface for a Digital Transmit Chain in 28 nm CMOS technology

Mostrar el registro sencillo del ítem

Ficheros en el ítem

[Cerrado]
Nombre: documento_explica ...
Tamaño: 330.3Kb
Formato: PDF
Solicitar una copia al autor
dc.contributor.advisor Berroth, Manfres es_ES
dc.contributor.advisor Schmidt, Martin es_ES
dc.contributor.author Ferrer García, Yeray es_ES
dc.date.accessioned 2013-02-19T11:35:06Z
dc.date.available 2013-02-19T11:35:06Z
dc.date.created 2011-09-13
dc.date.issued 2013-02-19
dc.identifier.uri http://hdl.handle.net/10251/27160
dc.format.extent 6 es_ES
dc.language Inglés es_ES
dc.publisher Universitat Politècnica de València es_ES
dc.rights Reserva de todos los derechos es_ES
dc.subject.other Ingeniería en Telecomunicación-Enginyeria en Telecomunicació es_ES
dc.title Design and Layout of an Input Interface for a Digital Transmit Chain in 28 nm CMOS technology es_ES
dc.type Proyecto/Trabajo fin de carrera/grado es_ES
dc.rights.accessRights Cerrado es_ES
dc.contributor.affiliation Universitat Politècnica de València. Escuela Técnica Superior de Ingenieros de Telecomunicación - Escola Tècnica Superior d'Enginyers de Telecomunicació es_ES
dc.description.bibliographicCitation Ferrer García, Y. (2011). Design and Layout of an Input Interface for a Digital Transmit Chain in 28 nm CMOS technology. http://hdl.handle.net/10251/27160. es_ES
dc.description.accrualMethod Archivo delegado es_ES


Este ítem aparece en la(s) siguiente(s) colección(ones)

Mostrar el registro sencillo del ítem