- -

A Sequentially Consistent Multiprocessor Architecture for Out-of-Order Retirement of Instructions

RiuNet: Repositorio Institucional de la Universidad Politécnica de Valencia

Compartir/Enviar a

Citas

Estadísticas

A Sequentially Consistent Multiprocessor Architecture for Out-of-Order Retirement of Instructions

Mostrar el registro completo del ítem

Ubal Tena, R.; Sahuquillo Borrás, J.; Petit Martí, SV.; López Rodríguez, PJ.; Kaeli, D. (2012). A Sequentially Consistent Multiprocessor Architecture for Out-of-Order Retirement of Instructions. IEEE Transactions on Parallel and Distributed Systems. 23(8):1361-1368. doi:10.1109/TPDS.2011.255.

Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/10251/36007

Ficheros en el ítem

Metadatos del ítem

Título: A Sequentially Consistent Multiprocessor Architecture for Out-of-Order Retirement of Instructions
Autor:
Entidad UPV: Universitat Politècnica de València. Departamento de Informática de Sistemas y Computadores - Departament d'Informàtica de Sistemes i Computadors
Fecha difusión:
Resumen:
Out-of-order retirement of instructions has been shown to be an effective technique to increase the number of in-flight instructions. This form of runtime scheduling can reduce pipeline stalls caused by head-of-line blocking ...[+]
Palabras clave: Out-of-order retirement , Multicore processors , Validation buffer , Sequential consistency
Derechos de uso: Reserva de todos los derechos
Fuente:
IEEE Transactions on Parallel and Distributed Systems. (issn: 1045-9219 )
DOI: 10.1109/TPDS.2011.255
Editorial:
Institute of Electrical and Electronics Engineers (IEEE)
Versión del editor: http://dx.dor.org/:10.1109/TPDS.2011.255
Tipo: Artículo

Este ítem aparece en la(s) siguiente(s) colección(ones)

Mostrar el registro completo del ítem