Mostrar el registro sencillo del ítem
dc.contributor.advisor | Gadea Gironés, Rafael | es_ES |
dc.contributor.author | Lamparero Arroyo, José Vicente | es_ES |
dc.date.accessioned | 2014-03-06T13:52:12Z | |
dc.date.available | 2014-03-06T13:52:12Z | |
dc.date.created | 2007-07 | |
dc.date.issued | 2014-03-06 | |
dc.identifier.uri | http://hdl.handle.net/10251/36239 | |
dc.description.abstract | Consulta en la Biblioteca ETSI Industriales (6357) | es_ES |
dc.description.abstract | [ES] El objetivo de este proyecto comprende el diseño íntegro de un core I2C esclavo estándar, con el posterior diseño y fabricación de un banco de pruebas hardware y un software de control para este. Incluyendo las correspondientes verificaciones del correcto funcionamiento estándar de cada uno de los componentes que conforman el proyecto. | es_ES |
dc.language | Español | es_ES |
dc.publisher | Universitat Politècnica de València | es_ES |
dc.rights | Reserva de todos los derechos | es_ES |
dc.subject | Consulta en la Biblioteca ETSI Industriales | es_ES |
dc.subject | Protocolos de comunicaciones | es_ES |
dc.subject.classification | PROYECTOS DE INGENIERIA | es_ES |
dc.subject.other | Ingeniero en Automática y Electrónica Industrial-Enginyer en Automàtica i Electrònica Industrial | es_ES |
dc.title | Implementación de un Core I2c estándard y diseño de un banco de pruebas para el testeo en diferentes cores | es_ES |
dc.type | Proyecto/Trabajo fin de carrera/grado | es_ES |
dc.rights.accessRights | Cerrado | es_ES |
dc.contributor.affiliation | Universitat Politècnica de València. Escuela Técnica Superior de Ingenieros Industriales - Escola Tècnica Superior d'Enginyers Industrials | es_ES |
dc.description.bibliographicCitation | Lamparero Arroyo, JV. (2007). Implementación de un Core I2c estándard y diseño de un banco de pruebas para el testeo en diferentes cores. http://hdl.handle.net/10251/36239. | es_ES |
dc.description.accrualMethod | Archivo delegado | es_ES |