- -

Implementación de un Core I2c estándard y diseño de un banco de pruebas para el testeo en diferentes cores

RiuNet: Repositorio Institucional de la Universidad Politécnica de Valencia

Compartir/Enviar a

Citas

Estadísticas

  • Estadisticas de Uso

Implementación de un Core I2c estándard y diseño de un banco de pruebas para el testeo en diferentes cores

Mostrar el registro completo del ítem

Lamparero Arroyo, JV. (2007). Implementación de un Core I2c estándard y diseño de un banco de pruebas para el testeo en diferentes cores. http://hdl.handle.net/10251/36239.

Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/10251/36239

Ficheros en el ítem

[Cerrado]
Nombre: Memoria - Lamparero ...
Tamaño: 9.834Mb
Formato: application/zip
Descripción: Memoria
Solicitar una copia al autor

Metadatos del ítem

Título: Implementación de un Core I2c estándard y diseño de un banco de pruebas para el testeo en diferentes cores
Autor: Lamparero Arroyo, José Vicente
Director(es): Gadea Gironés, Rafael
Entidad UPV: Universitat Politècnica de València. Escuela Técnica Superior de Ingenieros Industriales - Escola Tècnica Superior d'Enginyers Industrials
Fecha acto/lectura:
2007-07
 Fecha difusión:
Resumen:
Consulta en la Biblioteca ETSI Industriales (6357)


[ES] El objetivo de este proyecto comprende el diseño íntegro de un core I2C esclavo estándar, con el posterior diseño y fabricación de un banco de pruebas hardware y un software de control para este. Incluyendo las ...[+]
Palabras clave: Consulta en la Biblioteca ETSI Industriales , Protocolos de comunicaciones
Derechos de uso: Cerrado
Editorial:
Universitat Politècnica de València
Titulación: Ingeniero en Automática y Electrónica Industrial-Enginyer en Automàtica i Electrònica Industrial
Tipo: Proyecto/Trabajo fin de carrera/grado

recommendations

 

Este ítem aparece en la(s) siguiente(s) colección(ones)

Mostrar el registro completo del ítem