- -

Architecture extensions for efficient managament of scratch-pad Memory

RiuNet: Repositorio Institucional de la Universidad Politécnica de Valencia

Compartir/Enviar a

Citas

Estadísticas

Architecture extensions for efficient managament of scratch-pad Memory

Mostrar el registro completo del ítem

Busquets Mataix, JV.; Catalá, C.; Martí Campoy, A. (2011). Architecture extensions for efficient managament of scratch-pad Memory. En Integrated Circuit and System Design. Power and Timing Modeling, Optimization, and Simulation. Springer Verlag (Germany). (6951):43-52. doi:10.1007/978-3-642-24154-3_5

Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/10251/37923

Ficheros en el ítem

Metadatos del ítem

Título: Architecture extensions for efficient managament of scratch-pad Memory
Autor:
Entidad UPV: Universitat Politècnica de València. Departamento de Informática de Sistemas y Computadores - Departament d'Informàtica de Sistemes i Computadors
Fecha difusión:
Resumen:
Nowadays, many embedded processors include in their architecture on-chip static memories, so called scratch-pad memories (SPM). Compared to cache, these memories do not require complex control logic, thus resulting in ...[+]
Palabras clave: Embedded processors , Memory architecture , Scratch-pad memory , Complex control logic , Load Code , Memory segments
Derechos de uso: Reserva de todos los derechos
Fuente:
Integrated Circuit and System Design. Power and Timing Modeling, Optimization, and Simulation. (issn: 0302-9743 )
DOI: 10.1007/978-3-642-24154-3_5
Editorial:
Springer Verlag (Germany)
Versión del editor: http://link.springer.com/chapter/10.1007/978-3-642-24154-3_5
Título del congreso: 21st International Workshop, PATMOS 2011
Lugar del congreso: Madrid, Spain
Fecha congreso: September 26-29, 2011
Serie: Lecture Notes in Computer Science;6951
Tipo: Capítulo de libro

Este ítem aparece en la(s) siguiente(s) colección(ones)

Mostrar el registro completo del ítem