- -

Architecture of Generalized Bit-Flipping Decodingfor High-Rate Non-binary LDPC Codes

RiuNet: Repositorio Institucional de la Universidad Politécnica de Valencia

Compartir/Enviar a

Citas

Estadísticas

Architecture of Generalized Bit-Flipping Decodingfor High-Rate Non-binary LDPC Codes

Mostrar el registro completo del ítem

García Herrero, FM.; Canet Subiela, MJ.; Valls Coquillat, J. (2013). Architecture of Generalized Bit-Flipping Decodingfor High-Rate Non-binary LDPC Codes. Circuits, Systems, and Signal Processing. 32:727-741. doi:10.1007/s00034-012-9481-3.

Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/10251/44209

Ficheros en el ítem

Metadatos del ítem

Título: Architecture of Generalized Bit-Flipping Decodingfor High-Rate Non-binary LDPC Codes
Autor:
Entidad UPV: Universitat Politècnica de València. Departamento de Ingeniería Electrónica - Departament d'Enginyeria Electrònica
Universitat Politècnica de València. Instituto Universitario de Telecomunicación y Aplicaciones Multimedia - Institut Universitari de Telecomunicacions i Aplicacions Multimèdia
Fecha difusión:
Resumen:
A VLSI architecture for the generalized bit-flipping decoding algorithm for non-binary low-density parity-check codes is proposed in this paper. The tentative decoding steps of the algorithm have been modifed to avoid ...[+]
Palabras clave: Galois Field , Non-binary low-density parity-check (LDPC) codes , VLSI , Decoder
Derechos de uso: Cerrado
Fuente:
Circuits, Systems, and Signal Processing. (issn: 0278-081X )
DOI: 10.1007/s00034-012-9481-3
Editorial:
Springer Verlag (Germany)
Versión del editor: http://dx.doi.org/10.1007/s00034-012-9481-3
Patrocinador:
FEDER
Spanish Ministerio de Ciencia e Innovacion [TEC2008-06787; TEC2011-27916]
Generalitat Valenciana (Conselleria d'Educacio) [ACIF/2011/023]
Spanish Government [AP2010-5178]
Tipo: Artículo

Este ítem aparece en la(s) siguiente(s) colección(ones)

Mostrar el registro completo del ítem