- -

Diseño de un sistema de realidad aumentada sobre un dispositivo FPGA

RiuNet: Repositorio Institucional de la Universidad Politécnica de Valencia

Compartir/Enviar a

Citas

Estadísticas

  • Estadisticas de Uso

Diseño de un sistema de realidad aumentada sobre un dispositivo FPGA

Mostrar el registro sencillo del ítem

Ficheros en el ítem

dc.contributor.advisor Colom Palero, Ricardo José es_ES
dc.contributor.advisor Juan Lizandra, María Carmen es_ES
dc.contributor.author Collado Ruiz, Javier Primitivo es_ES
dc.date.accessioned 2014-11-26T12:50:27Z
dc.date.available 2014-11-26T12:50:27Z
dc.date.created 2013-09-18
dc.date.issued 2014-11-26T12:50:27Z
dc.identifier.uri http://hdl.handle.net/10251/44876
dc.description.abstract [EN] Comon Augmented Reality frameworks are focused on software, as ARtoolKit. This requires high velocity processors, unable to find on common FPGA. Present work provides a hardware adapted path, beneath three different projects, Detection System is the one developed on this project. The environment is based on hardware modules, releasing processors from heavy work and allowing the marker detection. Our system takes advantage on the new Single Pass Connected Component Labeling algorithms. es_ES
dc.description.abstract [ES] La mayoría de entornos de realidad aumentada centrados en software, como ARToolKit, requieren procesadores de alta velocidad que no encontramos en una FPGA. En este trabajo se plantea una vía adaptada al hardware con tres proyectos diferenciados. El apartado desarrollado en este proyecto consiste en el Sistema de Detección, una serie de módulos Hardware que evitan la carga de procesador, permitiendo la detección de un marcador. El sistema de detección se centra en el etiquetado por componentes conexas, utilizando el novedoso algoritmo de pasada única es_ES
dc.format.extent 64 es_ES
dc.language Español es_ES
dc.publisher Universitat Politècnica de València es_ES
dc.rights Reserva de todos los derechos es_ES
dc.subject Realidad aumentada (RA) es_ES
dc.subject Field Programable Gate Array es_ES
dc.subject Algoritmo pasada única es_ES
dc.subject Augmented reality es_ES
dc.subject Single pass algorithm es_ES
dc.subject.classification LENGUAJES Y SISTEMAS INFORMATICOS es_ES
dc.subject.classification TECNOLOGIA ELECTRONICA es_ES
dc.subject.other Máster Universitario en Ingeniería de los Sistemas Electrónicos-Màster Universitari en Enginyeria de Sistemes Electrònics es_ES
dc.title Diseño de un sistema de realidad aumentada sobre un dispositivo FPGA es_ES
dc.type Tesis de máster es_ES
dc.rights.accessRights Cerrado es_ES
dc.contributor.affiliation Universitat Politècnica de València. Servicio de Alumnado - Servei d'Alumnat es_ES
dc.description.bibliographicCitation Collado Ruiz, JP. (2013). Diseño de un sistema de realidad aumentada sobre un dispositivo FPGA. Universitat Politècnica de València. http://hdl.handle.net/10251/44876 es_ES
dc.description.accrualMethod Archivo delegado es_ES


Este ítem aparece en la(s) siguiente(s) colección(ones)

Mostrar el registro sencillo del ítem