- -

LUT saving in embedded FPGAs for cache locking in real-time systems

RiuNet: Repositorio Institucional de la Universidad Politécnica de Valencia

Compartir/Enviar a

Citas

Estadísticas

LUT saving in embedded FPGAs for cache locking in real-time systems

Mostrar el registro completo del ítem

Martí Campoy, A.; Rodríguez Ballester, F.; Ors Carot, R. (2013). LUT saving in embedded FPGAs for cache locking in real-time systems. International Journal On Advances in Systems and Measurements. 6(1-2):190-199. http://hdl.handle.net/10251/46758

Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/10251/46758

Ficheros en el ítem

Metadatos del ítem

Título: LUT saving in embedded FPGAs for cache locking in real-time systems
Autor:
Entidad UPV: Universitat Politècnica de València. Departamento de Informática de Sistemas y Computadores - Departament d'Informàtica de Sistemes i Computadors
Fecha difusión:
Resumen:
In recent years, cache locking have appeared as a solution to ease the schedulability analysis of real-time systems using cache memories maintaining, at the same time, similar performance improvements than regular cache ...[+]
Palabras clave: Real time systems , Cache locking , FPGA , Memory hierarchy
Derechos de uso: Reconocimiento - No comercial - Compartir igual (by-nc-sa)
Fuente:
International Journal On Advances in Systems and Measurements. (issn: 1942-261X )
Versión del editor: http://www.iariajournals.org/systems_and_measurements/
Patrocinador:
Universitat Politècnica de València PAID-06-11/2055
Ministerio de Ciencia e Innovación TIN2011-28435- C03-01
Tipo: Artículo

Este ítem aparece en la(s) siguiente(s) colección(ones)

Mostrar el registro completo del ítem