- -

Modifed Shuffled Based Architecture for High Throughput Decoding of LDPC Codes

RiuNet: Repositorio Institucional de la Universidad Politécnica de Valencia

Compartir/Enviar a

Citas

Estadísticas

Modifed Shuffled Based Architecture for High Throughput Decoding of LDPC Codes

Mostrar el registro completo del ítem

Angarita, F.; Sansaloni Balaguer, TM.; Pérez Pascual, MA.; Valls Coquillat, J. (2012). Modifed Shuffled Based Architecture for High Throughput Decoding of LDPC Codes. Journal of Signal Processing Systems. 68(2):139-149. doi:10.1007/s11265-011-0592-z

Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/10251/47024

Ficheros en el ítem

Metadatos del ítem

Título: Modifed Shuffled Based Architecture for High Throughput Decoding of LDPC Codes
Autor:
Entidad UPV: Universitat Politècnica de València. Instituto Universitario de Telecomunicación y Aplicaciones Multimedia - Institut Universitari de Telecomunicacions i Aplicacions Multimèdia
Universitat Politècnica de València. Departamento de Ingeniería Electrónica - Departament d'Enginyeria Electrònica
Fecha difusión:
Resumen:
Low Density Parity-Check (LDPC) codes achieve the best performance when they are decoded with the sum-product (SP) algorithm. This is a two-phase iterative algorithm where two types of messages are interchanged and updated ...[+]
Palabras clave: Low-density parity-check (LDPC) codes , Sum-Product algorithm , Shuffled scheme , VLSI , High-throughput
Derechos de uso: Cerrado
Fuente:
Journal of Signal Processing Systems. (issn: 1939-8018 )
DOI: 10.1007/s11265-011-0592-z
Editorial:
Springer Verlag (Germany)
Versión del editor: http://dx.doi.org/10.1007/s11265-011-0592-z
Agradecimientos:
This research was supported by Fondo Europeo de Desarrollo Regional (FEDER), the Spanish Ministerio de Ciencia e Innovacion, under Grant No. TEC2008-06787.
Tipo: Artículo

Este ítem aparece en la(s) siguiente(s) colección(ones)

Mostrar el registro completo del ítem