Implementación de un Core de FFT parametrizable de altas prestacines

Abstract

El objetivo principal de este proyecto es implementar el algoritmo de la Fast Fourier Transform (FFT), en dispositivos Field Programable Gate-Array (FPGA) buscando alcanzar óptimas prestaciones de velocidad con mínima área. A este objetivo principal se suman otros intereses entre los que cabe señalar: • Hacer que dicho módulo sea parametrizable, permitiendo elegir como mínimo el tamaño de la FFT y la precisión de los datos de entrada, de salida y de la ruta de datos. • Optimizar el código fuente, descrito con Very High Speed Integrated Circuit Hardware Description Lenguage (VHDL), para que resulte lo más estructurado, claro y sencillo posible. • Medir y comparar las prestaciones de nuestro Core con los que ya existen, en particular, con el módulo FFT de Xilinx.