- -

FSM Mealy con Verilog, estilo de dos procesos

RiuNet: Institutional repository of the Polithecnic University of Valencia

Share/Send to

Cited by

Statistics

  • Estadisticas de Uso

FSM Mealy con Verilog, estilo de dos procesos

Show full item record

Gadea Gironés, R. (2015). FSM Mealy con Verilog, estilo de dos procesos. http://hdl.handle.net/10251/51197

Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/10251/51197

Video Viewer

Item Metadata

Title: FSM Mealy con Verilog, estilo de dos procesos
Author: Gadea Gironés, Rafael
UPV Unit: Universitat Politècnica de València. Escuela Técnica Superior de Ingenieros de Telecomunicación - Escola Tècnica Superior d'Enginyers de Telecomunicació
Universitat Politècnica de València. Departamento de Ingeniería Electrónica - Departament d'Enginyeria Electrònica
Issued date:
Abstract:
En este objeto se describe el método de descripción de las Máquinas de Estados Finitos con Verilog. El modelo de máquina es Mealy. El estilo utilizado es un estilo de dos procesos
Subjects: Digital , Verilog , FSM
Copyrigths: Reserva de todos los derechos
Publisher:
Universitat Politècnica de València
Type: Objeto de aprendizaje
URL: https://media.upv.es/player/?id=d3daffe6-4b43-42fe-8ed8-e7494466ef74
Learning Resource Type: Polimedia
Educational description: Visualizar el objeto de aprendizaje
Intended End User Role: Profesor
Context: Primer ciclo
Difficulty: Fácil
Interactivity Level: Muy bajo
Semantic Density: Muy bajo
Typical Learning Time: 10 minutos
Educational language: Español
Access rigths: PUBLICO

recommendations

 

This item appears in the following Collection(s)

Show full item record