- -

Reduced-complexity min-sum algorithm for decoding LDPC codes with low error-floor

RiuNet: Repositorio Institucional de la Universidad Politécnica de Valencia

Compartir/Enviar a

Citas

Estadísticas

Reduced-complexity min-sum algorithm for decoding LDPC codes with low error-floor

Mostrar el registro completo del ítem

Angarita, F.; Valls Coquillat, J.; Almenar Terre, V.; Torres Carot, V. (2014). Reduced-complexity min-sum algorithm for decoding LDPC codes with low error-floor. IEEE Transactions on Circuits and Systems I: Regular Papers. 61(7):2150-2158. doi:10.1109/TCSI.2014.2304660

Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/10251/52443

Ficheros en el ítem

Metadatos del ítem

Título: Reduced-complexity min-sum algorithm for decoding LDPC codes with low error-floor
Autor:
Entidad UPV: Universitat Politècnica de València. Instituto Universitario de Telecomunicación y Aplicaciones Multimedia - Institut Universitari de Telecomunicacions i Aplicacions Multimèdia
Universitat Politècnica de València. Departamento de Ingeniería Electrónica - Departament d'Enginyeria Electrònica
Universitat Politècnica de València. Departamento de Comunicaciones - Departament de Comunicacions
Fecha difusión:
Resumen:
This paper proposes a low-complexity min-sum algorithm for decoding low-density parity-check codes. It is an improved version of the single-minimum algorithm where the two-minimum calculation is replaced by one minimum ...[+]
Palabras clave: Error correction codes (ECC) , Error-floor , Lowdensity parity-check (LDPC) codes , VLSI
Derechos de uso: Cerrado
Fuente:
IEEE Transactions on Circuits and Systems I: Regular Papers. (issn: 1549-8328 )
DOI: 10.1109/TCSI.2014.2304660
Editorial:
Institute of Electrical and Electronics Engineers (IEEE)
Versión del editor: http://dx.doi.org/10.1109/TCSI.2014.2304660
Tipo: Artículo

Este ítem aparece en la(s) siguiente(s) colección(ones)

Mostrar el registro completo del ítem