- -

Area-efficient snoopy-aware NoC design for high-performance chip multiprocessor systems

RiuNet: Repositorio Institucional de la Universidad Politécnica de Valencia

Compartir/Enviar a

Citas

Estadísticas

Area-efficient snoopy-aware NoC design for high-performance chip multiprocessor systems

Mostrar el registro completo del ítem

Roca Pérez, A.; Hernández Luz, C.; Lodde, M.; Flich Cardo, J. (2015). Area-efficient snoopy-aware NoC design for high-performance chip multiprocessor systems. Computers and Electrical Engineering. 45:374-385. doi:10.1016/j.compeleceng.2015.04.020.

Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/10251/64645

Ficheros en el ítem

Metadatos del ítem

Título: Area-efficient snoopy-aware NoC design for high-performance chip multiprocessor systems
Autor:
Entidad UPV: Universitat Politècnica de València. Departamento de Informática de Sistemas y Computadores - Departament d'Informàtica de Sistemes i Computadors
Fecha difusión:
Resumen:
Manycore CMP systems are expected to grow to tens or even hundreds of cores. In this paper we show that the effective co-design of both, the network-on-chip and the coherence protocol, improves performance and power meanwhile ...[+]
Palabras clave: Chip multiprocessor , Network-on-chip , Network architecture , Coherence protocol
Derechos de uso: Reserva de todos los derechos
Fuente:
Computers and Electrical Engineering. (issn: 0045-7906 )
DOI: 10.1016/j.compeleceng.2015.04.020
Editorial:
Elsevier
Versión del editor: http://dx.doi.org/10.1016/j.compeleceng.2015.04.020
Tipo: Artículo

Este ítem aparece en la(s) siguiente(s) colección(ones)

Mostrar el registro completo del ítem