- -

High-Performance NB-LDPC Decoder With Reduction of Message Exchange

RiuNet: Repositorio Institucional de la Universidad Politécnica de Valencia

Compartir/Enviar a

Citas

Estadísticas

  • Estadisticas de Uso

High-Performance NB-LDPC Decoder With Reduction of Message Exchange

Mostrar el registro completo del ítem

Lacruz, JO.; García Herrero, FM.; Canet Subiela, MJ.; Valls Coquillat, J. (2016). High-Performance NB-LDPC Decoder With Reduction of Message Exchange. IEEE Transactions on Very Large Scale Integration (VLSI) Systems. 24(5):1950-1961. https://doi.org/10.1109/TVLSI.2015.2493041

Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/10251/66106

Ficheros en el ítem

Thumbnail
Nombre: mTMM_AV.pdf
Tamaño: 1.170Mb
Formato: PDF
Descripción: Versión del Autor.
Abrir/Preview
[Cerrado]
Nombre: High-Performance ...
Tamaño: 3.814Mb
Formato: PDF
Descripción: Versión Editorial
Solicitar una copia al autor

Metadatos del ítem

Título: High-Performance NB-LDPC Decoder With Reduction of Message Exchange
Autor: Lacruz, Jesus O. García Herrero, Francisco Miguel Canet Subiela, Mª José Valls Coquillat, Javier
Entidad UPV: Universitat Politècnica de València. Departamento de Ingeniería Electrónica - Departament d'Enginyeria Electrònica
Universitat Politècnica de València. Instituto Universitario de Telecomunicación y Aplicaciones Multimedia - Institut Universitari de Telecomunicacions i Aplicacions Multimèdia
Fecha difusión:
Resumen:
This paper presents a novel algorithm based on trellis min-max for decoding non-binary low-density parity-check (NB-LDPC) codes. This decoder reduces the number of messages exchanged between check node and variable node ...[+]
Palabras clave: Check node (CN) processing , High rate , High speed , Layered schedule , Non-binary low-density parity-check (NB-LDPC) , VLSI design
Derechos de uso: Reserva de todos los derechos
Fuente:
IEEE Transactions on Very Large Scale Integration (VLSI) Systems. (issn: 1063-8210 ) (eissn: 1557-9999 )
DOI: 10.1109/TVLSI.2015.2493041
Editorial:
Institute of Electrical and Electronics Engineers (IEEE)
Versión del editor: http://dx.doi.org/10.1109/TVLSI.2015.2493041
Código del Proyecto:
info:eu-repo/grantAgreement/MICINN//TEC2011-27916/ES/ALGORITMOS Y ARQUITECTURAS DE FEC PARA FUTUROS SISTEMAS DE COMUNICACIONES/
info:eu-repo/grantAgreement/MINECO//TEC2012-38558-C02-02/ES/PROCESADO DIGITAL DE SEÑALES ÓPTICAS EN MEDIOS GUIADOS/
info:eu-repo/grantAgreement/GVA//GV%2F2014%2F011/
Descripción: © 2016 IEEE. Personal use of this material is permitted. Permission from IEEE must be obtained for all other uses, in any current or future media, including reprinting/republishing this material for advertising or promotional purposes, creating new collective works, for resale or redistribution to servers or lists, or reuse of any copyrighted component of this work in other works.
Agradecimientos:
This work was supported in part by the Spanish Ministerio de Ciencia e Innovacion under Grant TEC2011-27916 and Grant TEC2012-38558-C02-02, and in part by Generalitat Valenciana under Grant GV/2014/011.
Tipo: Artículo

recommendations

 

Este ítem aparece en la(s) siguiente(s) colección(ones)

Mostrar el registro completo del ítem