Diseño e implementación de soporte de calidad de servicio en arquitecturas multinúcleo

Abstract

[EN] Networks on chip play a vital rol in application domains when QoS must be assured. Multicore systems, when running applications, need to guarantee certain levels of bandwidths and latency bounds for packet transmissions. In order to achieve that, we need to implement network-level mechanisms that will enable partitioning the available bandwidth of the network. In the other hand, the GAP group is developing a complete manycore system (PEAK) and porting it to multi-FPGA platforms, enabling the execution of applications. The goal of this project is to provide those QoS mechanisms needed at network level and to expose the configuration of such mechanisms to the resource manager running on the system, in order to manage in an efficient and dynamic way the available bandwidth. The work will develop a complete infrastructure of virtual channels and virtual networks that will be reconfigured both at implementation time and at execution time (once implemented on a multi-FPGA system).

[ES] Las redes en el chip juegan un papel clave en los sistemas con soporte a calidad de servicio. Los sistemas multinúcleo, al ejecutar aplicaciones diversas, necesitan garantizar anchos de banda y latencias de transmisión máximas. Para ello, se necesitan mecanismos a nivel de red en el chip que particionen el ancho de banda disponible en la red. Por otro lado, el grupo GAP está desarrollando un sistema multinúcleo (PEAK) en sistemas multi-FPGA que permite ejecutar aplicaciones. El objetivo del trabajo es proveer de dichos mecanismos de calidad de servicio a nivel de red y de exponer la configuración de dichos mecanismos al gestor del sistema con el fin de gestionar de forma eficiente y dinámica el ancho de banda de la red. El trabajo desarrollará toda una infraestructura de canales virtuales y redes virtuales reconfigurable tanto en la fase de implementación como en la fase de utilización (una vez implementado en el sistema multi-FPGA).