- -

Sistemas secuenciales síncronos: síntesis desde codificación one-hot

RiuNet: Repositorio Institucional de la Universidad Politécnica de Valencia

Compartir/Enviar a

Citas

Estadísticas

  • Estadisticas de Uso

Sistemas secuenciales síncronos: síntesis desde codificación one-hot

Mostrar el registro sencillo del ítem

Ficheros en el ítem

Thumbnail
Nombre: Martí - Sistemas ...
Tamaño: 435.4Kb
Formato: PDF
Abrir
dc.contributor.author Martí Campoy, Antonio es_ES
dc.date.accessioned 2016-07-28T06:55:56Z
dc.date.available 2016-07-28T06:55:56Z
dc.date.issued 2016-07-28 es_ES
dc.identifier.uri http://hdl.handle.net/10251/68343
dc.description.abstract Este artículo docente presenta el proceso de síntesis de un Sistema Secuencial Síncrono mediante un ejemplo. Se parte de una tabla de estados codificados con codificación one-hot para un autómata de Moore. es_ES
dc.language Español es_ES
dc.publisher Universitat Politècnica de València es_ES
dc.rights Reconocimiento - No comercial - Sin obra derivada (by-nc-nd) es_ES
dc.subject Circuito es_ES
dc.subject Secuencial es_ES
dc.subject Síncrono es_ES
dc.subject Digital es_ES
dc.subject Autómata es_ES
dc.subject Síntesis es_ES
dc.subject Codificación one-hot es_ES
dc.subject Informática es_ES
dc.subject.classification ARQUITECTURA Y TECNOLOGIA DE COMPUTADORES es_ES
dc.title Sistemas secuenciales síncronos: síntesis desde codificación one-hot es_ES
dc.type Objeto de aprendizaje es_ES
dc.lom.learningResourceType Artículo Docente es_ES
dc.lom.interactivityLevel Bajo es_ES
dc.lom.semanticDensity Alto es_ES
dc.lom.intendedEndUserRole Alumno es_ES
dc.lom.context Primer ciclo es_ES
dc.lom.difficulty Dificultad media es_ES
dc.lom.typicalLearningTime 20 minutos es_ES
dc.lom.educationalDescription Necesitas papel y lápiz o su equivalente digital para reproducir los ejemplos. es_ES
dc.lom.educationalLanguage Español es_ES
dc.upv.convocatoriaDocenciaRed 2015-2016 es_ES
dc.upv.ambito PUBLICO es_ES
dc.subject.unesco 3304 - Tecnología de los ordenadores (microelectrónica) es_ES
dc.rights.accessRights Abierto es_ES
dc.contributor.affiliation Universitat Politècnica de València. Escola Tècnica Superior d'Enginyeria Informàtica es_ES
dc.contributor.affiliation Universitat Politècnica de València. Departamento de Informática de Sistemas y Computadores - Departament d'Informàtica de Sistemes i Computadors es_ES
dc.description.bibliographicCitation Martí Campoy, A. (2016). Sistemas secuenciales síncronos: síntesis desde codificación one-hot. http://hdl.handle.net/10251/68343 es_ES
dc.description.accrualMethod DER es_ES
dc.relation.pasarela DER\620 es_ES


Este ítem aparece en la(s) siguiente(s) colección(ones)

Mostrar el registro sencillo del ítem