- -

Diseño de aceleradores hardware para procesado de audio en arquitecturas SoC

RiuNet: Repositorio Institucional de la Universidad Politécnica de Valencia

Compartir/Enviar a

Citas

Estadísticas

Diseño de aceleradores hardware para procesado de audio en arquitecturas SoC

Mostrar el registro completo del ítem

Aznar Ruiz, C. (2016). Diseño de aceleradores hardware para procesado de audio en arquitecturas SoC. http://hdl.handle.net/10251/80440.

Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/10251/80440

Ficheros en el ítem

Metadatos del ítem

Título: Diseño de aceleradores hardware para procesado de audio en arquitecturas SoC
Autor:
Director(es): Gadea Gironés, Rafael Ramos Peinado, Germán
Entidad UPV: Universitat Politècnica de València. Departamento de Ingeniería Electrónica - Departament d'Enginyeria Electrònica
Universitat Politècnica de València. Escuela Técnica Superior de Ingenieros de Telecomunicación - Escola Tècnica Superior d'Enginyers de Telecomunicació
Fecha acto/lectura:
2016-07-15
Fecha difusión:
Resumen:
Real-time audio applications are demanding more computational cost day by day, due to the increase in complexity of the applications or due to the increase of audio channels to process. For that task, usually specific DSP ...[+]


Las aplicaciones de procesado de audio en tiempo real cada vez demandan más capacidad de cálculo, bien sea debido al aumento de su complejidad, o al aumento del número de canales de audio a procesar. Tradicionalmente el ...[+]
Palabras clave: digital signal processing , digital filter , codesign , FPGA , ARM , audio , SoC , procesado digital de señal , DSP , filtro digital , codiseño
Derechos de uso: Reserva de todos los derechos
Titulación: Máster Universitario en Ingeniería de Telecomunicación-Màster Universitari en Enginyeria de Telecomunicació
Tipo: Tesis de máster

Este ítem aparece en la(s) siguiente(s) colección(ones)

Mostrar el registro completo del ítem