- -

Diseño de aceleradores hardware para procesado de audio en arquitecturas SoC

RiuNet: Institutional repository of the Polithecnic University of Valencia

Share/Send to

Cited by

Statistics

Diseño de aceleradores hardware para procesado de audio en arquitecturas SoC

Show full item record

Aznar Ruiz, C. (2016). Diseño de aceleradores hardware para procesado de audio en arquitecturas SoC. http://hdl.handle.net/10251/80440.

Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/10251/80440

Files in this item

Item Metadata

Title: Diseño de aceleradores hardware para procesado de audio en arquitecturas SoC
Author:
Director(s): Gadea Gironés, Rafael Ramos Peinado, Germán
UPV Unit: Universitat Politècnica de València. Departamento de Ingeniería Electrónica - Departament d'Enginyeria Electrònica
Universitat Politècnica de València. Escuela Técnica Superior de Ingenieros de Telecomunicación - Escola Tècnica Superior d'Enginyers de Telecomunicació
Read date / Event date:
2016-07-15
Issued date:
Abstract:
Real-time audio applications are demanding more computational cost day by day, due to the increase in complexity of the applications or due to the increase of audio channels to process. For that task, usually specific DSP ...[+]


Las aplicaciones de procesado de audio en tiempo real cada vez demandan más capacidad de cálculo, bien sea debido al aumento de su complejidad, o al aumento del número de canales de audio a procesar. Tradicionalmente el ...[+]
Subjects: digital signal processing , digital filter , codesign , FPGA , ARM , audio , SoC , procesado digital de señal , DSP , filtro digital , codiseño
Copyrigths: Reserva de todos los derechos
degree: Máster Universitario en Ingeniería de Telecomunicación-Màster Universitari en Enginyeria de Telecomunicació
Type: Tesis de máster

This item appears in the following Collection(s)

Show full item record