- -

Diseño de aceleradores hardware para procesado de audio en arquitecturas SoC

RiuNet: Institutional repository of the Polithecnic University of Valencia

Share/Send to

Cited by

Statistics

Diseño de aceleradores hardware para procesado de audio en arquitecturas SoC

Show simple item record

Files in this item

dc.contributor.advisor Gadea Gironés, Rafael es_ES
dc.contributor.advisor Ramos Peinado, Germán es_ES
dc.contributor.author Aznar Ruiz, Carlos es_ES
dc.date.accessioned 2017-05-03T11:48:54Z
dc.date.available 2017-05-03T11:48:54Z
dc.date.created 2016-07-15
dc.date.issued 2017-05-03 es_ES
dc.identifier.uri http://hdl.handle.net/10251/80440
dc.description.abstract Real-time audio applications are demanding more computational cost day by day, due to the increase in complexity of the applications or due to the increase of audio channels to process. For that task, usually specific DSP architectures has been used (and still they are used), that are able to accomplish most of the applications, but they get in struggle when the increase of computational cost is huge. To face this limitations there are several possibilities. One the one hand, increasing the number of DSP cores (actually up to 8 cores) with a ¿software¿ approach. On the other hand is the ¿hardware¿ approach using FPGAs architectures performing in the processing in parallel. This is the solution adopted by most of the actual digital mixers manufacturers, in combination with general purpose microprocessors for the user interface and control, due to the diversity on the actual FPGA market. DSP manufactures like Analog Devices have taken a mixed way, including in their DSP SHARC processors hardware accelerators for the most common audio algorithms like FFTs and FIR and IIR filters. Recently, the two major FPGA manufacturers (XILINK and ALTERA) have included in their portfolio mixed devices that include in the silicon FPGAs and 2 ARM Cortex-A9 general purpose processors. The objective of these new SoC is clear: split the designs in software (ARM) and hardware accelerators (FPGA) as advanced peripherals. They also want to attract software developers to the programmable devices. The proposed working flow for these devices made easy to move one software implemented part to hardware (even from C code), automatically solving all the drivers for configuring and using these new peripherals. This work wants to use these new mixed architectures, particularly using the Zynq from XILINX, in audio applications. The objective is to develop hardware accelerators on the FPGA of audio algorithms (filtering, mixing, dynamic range controllers, effects), with a theory study of the data word sizes (something very critic, mainly in low frequencies), use of noise-shaping structures and techniques, pipelining reuse of hardware resources, input-output, etc. es_ES
dc.description.abstract Las aplicaciones de procesado de audio en tiempo real cada vez demandan más capacidad de cálculo, bien sea debido al aumento de su complejidad, o al aumento del número de canales de audio a procesar. Tradicionalmente el procesado de audio ha sido (y sigue siendo) realizado sobre arquitecturas DSP específicas, las cuales pueden abordar una gran cantidad de aplicaciones, pero que ante una gran demanda de cálculo empiezan a tener dificultades. Para superar esta barrera se plantean varias posibilidades. Una opción es aumentar el número de cores en los DSP (hasta 8 cores actualmente), con un enfoque "software", mientras que por otro lado existe un enfoque "hardware", diseñando el proceso de audio sobre arquitecturas FPGA, paralelizando en hardware el proceso. Esta última opción es la que está siendo empleada en mesas de mezclas digitales, debido a su gran capacidad (y coste) y diversidad de FPGAs, combinando el proceso sobre FPGA con microprocesadores encargados de la interfaz y control. Fabricantes de DSP como Analog Devices han tomado un camino mixto incluyendo en sus DSP SHARC aceleradores hardware de los procesos más comunes empleados en audio, como FFTs, filtros FIR e IIR. Recientemente, los dos grandes fabricantes de FPGAs (XILINK y ALTERA) han incluido en su portfolio nuevos dispositivos mixtos que incorporan FPGAs junto a 2 procesadores ARM Cortex-A9 de propósito general, todo ello en un único encapsulado. El objetivo de estos nuevos SoC es claro: particionar los diseños en software (ARM) y aceleradores hardware (FPGA) conectados como periféricos avanzados. Con ello se busca también atraer a los diseñadores software hacia los dispositivos programables, ya que los flujos de diseño permiten un fácil transvase de software a hardware (incluso desde código C), resolviendo las herramientas todos los drivers para su uso y comunicación. Este trabajo plantea el uso de estas nuevas arquitecturas mixtas, en particular sobre la Zynq de XILINX, en aplicaciones de procesado de audio. El objetivo es el de plantear aceleradores hardware sobre la FPGA de diversos procesos de audio (filtrados, mezcla, procesadores de dinámica, efectos), en los que se realizará un estudio teórico de las necesidades de tamaños de palabra para cada proceso (algo muy crítico en audio, especialmente en baja frecuencia), estructuras de conformado de ruido, pipelining, reutilización de los recursos hardware, entrada-salida, etc. es_ES
dc.language Español es_ES
dc.publisher Universitat Politècnica de València es_ES
dc.rights Reserva de todos los derechos es_ES
dc.subject digital signal processing es_ES
dc.subject digital filter es_ES
dc.subject codesign es_ES
dc.subject FPGA es_ES
dc.subject ARM es_ES
dc.subject audio es_ES
dc.subject SoC es_ES
dc.subject procesado digital de señal es_ES
dc.subject DSP es_ES
dc.subject filtro digital es_ES
dc.subject codiseño es_ES
dc.subject.classification TECNOLOGIA ELECTRONICA es_ES
dc.subject.other Máster Universitario en Ingeniería de Telecomunicación-Màster Universitari en Enginyeria de Telecomunicació es_ES
dc.title Diseño de aceleradores hardware para procesado de audio en arquitecturas SoC es_ES
dc.type Tesis de máster es_ES
dc.rights.accessRights Abierto es_ES
dc.contributor.affiliation Universitat Politècnica de València. Departamento de Ingeniería Electrónica - Departament d'Enginyeria Electrònica es_ES
dc.contributor.affiliation Universitat Politècnica de València. Escuela Técnica Superior de Ingenieros de Telecomunicación - Escola Tècnica Superior d'Enginyers de Telecomunicació es_ES
dc.description.bibliographicCitation Aznar Ruiz, C. (2016). Diseño de aceleradores hardware para procesado de audio en arquitecturas SoC. http://hdl.handle.net/10251/80440. es_ES
dc.description.accrualMethod TFGM es_ES
dc.relation.pasarela TFGM\35960 es_ES


This item appears in the following Collection(s)

Show simple item record