- -

Out-of-Order Retirement of Instructions in Superscalar, Multithreaded, and Multicore Processors

RiuNet: Repositorio Institucional de la Universidad Politécnica de Valencia

Compartir/Enviar a

Citas

Estadísticas

Out-of-Order Retirement of Instructions in Superscalar, Multithreaded, and Multicore Processors

Mostrar el registro completo del ítem

Ubal Tena, R. (2010). Out-of-Order Retirement of Instructions in Superscalar, Multithreaded, and Multicore Processors [Tesis doctoral no publicada]. Universitat Politècnica de València. doi:10.4995/Thesis/10251/8535.

Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/10251/8535

Ficheros en el ítem

Metadatos del ítem

Título: Out-of-Order Retirement of Instructions in Superscalar, Multithreaded, and Multicore Processors
Autor:
Director(es): Sahuquillo Borrás, Julio López Rodríguez, Pedro Juan
Entidad UPV: Universitat Politècnica de València. Departamento de Sistemas Informáticos y Computación - Departament de Sistemes Informàtics i Computació
Fecha difusión:
Fecha acto/lectura: 2010-07-06
Resumen:
Los procesadores superescalares actuales utilizan un reorder buffer (ROB) para contabilizar las instrucciones en vuelo. El ROB se implementa como una cola FIFO first in first out en la que las instrucciones se insertan en ...[+]
Palabras clave: Out-of-order retirement , Reorder buffer , Processor architecture , Multithreading , Multicore , Superscalar , Sequential consistency
Código UNESCO: 120317 - Informática
120326 - Simulación
330406 - Arquitectura de ordenadores
Derechos de uso: Reserva de todos los derechos
DOI: 10.4995/Thesis/10251/8535
Tipo: Tesis doctoral

Este ítem aparece en la(s) siguiente(s) colección(ones)

Mostrar el registro completo del ítem