- -

Diseño de sistema de verificación e identificación de interlocutor mediante sistema embebido basado en ARM-FPGA

RiuNet: Institutional repository of the Polithecnic University of Valencia

Share/Send to

Cited by

Statistics

Diseño de sistema de verificación e identificación de interlocutor mediante sistema embebido basado en ARM-FPGA

Show full item record

Villapún Sánchez, JM. (2017). Diseño de sistema de verificación e identificación de interlocutor mediante sistema embebido basado en ARM-FPGA. http://hdl.handle.net/10251/89822

Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/10251/89822

Files in this item

Item Metadata

Title: Diseño de sistema de verificación e identificación de interlocutor mediante sistema embebido basado en ARM-FPGA
Author: Villapún Sánchez, José Manuel
Director(s): Gadea Gironés, Rafael
UPV Unit: Universitat Politècnica de València. Departamento de Ingeniería Electrónica - Departament d'Enginyeria Electrònica
Read date / Event date:
2017-09-27
Issued date:
Abstract:
[ES] BREVE DESCRIPCIÓN DEL TRABAJO A REALIZAR: El sistema de identificación y verificación del interlocutor estará basado en máquinas de aprendizaje de dos tipos diferentes: K -NN algorithm (como representante de Eager ...[+]
Subjects: Reconocimiento de voz , FPGA , Machine Learning , Codiseño
Copyrigths: Reserva de todos los derechos
Publisher:
Universitat Politècnica de València
degree: Máster Universitario en Ingeniería de Sistemas Electrónicos-Màster Universitari en Enginyeria de Sistemes Electrònics
Type: Tesis de máster

This item appears in the following Collection(s)

Show full item record