- -

Estadísticas

RiuNet: Repositorio Institucional de la Universidad Politécnica de Valencia

Estadísticas

Número total de visitas

Visualizaciones
Diseño y verificación en SystemVerilog de un módulo controlador de cache para RISC-V 232

Visitas al mes

enero 2024 febrero 2024 marzo 2024 abril 2024 mayo 2024 junio 2024 julio 2024
Diseño y verificación en SystemVerilog de un módulo controlador de cache para RISC-V 7 7 8 2 12 9 0

Visitas al fichero

Visualizaciones
Fernández - Diseño y verificación en SystemVerilog de un módulo controlador de cache para RISC-V.pdf 1221

Países con más visualizaciones

Visualizaciones
España 81
Estados Unidos 52
Irlanda 13
Ecuador 9
Costa Rica 8
Chequia 8
Francia 8
Polonia 6
Rusia 6
China 5

Ciudades con más visualizaciones

Visualizaciones
Valencia 32
Louisville 13
Dublin 9
Madrid 9
Grenoble 6
Poznan 6
Southport 6
Des Moines 5
Quito 5
Barcelona 4