- -

Verificación basada en UVM de un subsistema de memoria OTP con corrección de errores

RiuNet: Institutional repository of the Polithecnic University of Valencia

Share/Send to

Cited by

Statistics

Verificación basada en UVM de un subsistema de memoria OTP con corrección de errores

Show full item record

Fabregat López, J. (2019). Verificación basada en UVM de un subsistema de memoria OTP con corrección de errores. http://hdl.handle.net/10251/127860

Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/10251/127860

Files in this item

Item Metadata

Title: Verificación basada en UVM de un subsistema de memoria OTP con corrección de errores
Author: Fabregat López, Jorge
Director(s): Gadea Gironés, Rafael Herrero Bosch, Vicente Ibañez Climent, Jose
UPV Unit: Universitat Politècnica de València. Departamento de Ingeniería Electrónica - Departament d'Enginyeria Electrònica
Universitat Politècnica de València. Escuela Técnica Superior de Ingenieros de Telecomunicación - Escola Tècnica Superior d'Enginyers de Telecomunicació
Read date / Event date:
2019-09-23
Issued date:
Abstract:
[ES] Metodología de verificación mediante el sistema de clases UVM de un sub bloque funcional basado en una memoria OTP Synopsis DesignWare NVM. El bloque incluye el controlador para la memoria, sistemas de detección y ...[+]
Subjects: : Verificación , UVM , OTP , ECC , CRC , SystemVerilog , Verilog , Test Bench , EFuse , Synopsis , NVM
Copyrigths: Cerrado
Publisher:
Universitat Politècnica de València
degree: Grado en Ingeniería de Tecnologías y Servicios de Telecomunicación-Grau en Enginyeria de Tecnologies i Serveis de Telecomunicació
Type: Proyecto/Trabajo fin de carrera/grado

This item appears in the following Collection(s)

Show full item record