- -

Verificación basada en UVM de un subsistema de memoria OTP con corrección de errores

RiuNet: Repositorio Institucional de la Universidad Politécnica de Valencia

Compartir/Enviar a

Citas

Estadísticas

  • Estadisticas de Uso

Verificación basada en UVM de un subsistema de memoria OTP con corrección de errores

Mostrar el registro completo del ítem

Fabregat López, J. (2019). Verificación basada en UVM de un subsistema de memoria OTP con corrección de errores. http://hdl.handle.net/10251/127860

Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/10251/127860

Ficheros en el ítem

[Cerrado]
Nombre: Fabregat - Verifi ...
Tamaño: 1.121Mb
Formato: PDF
Solicitar una copia al autor

Metadatos del ítem

Título: Verificación basada en UVM de un subsistema de memoria OTP con corrección de errores
Autor: Fabregat López, Jorge
Director(es): Gadea Gironés, Rafael Herrero Bosch, Vicente Ibañez Climent, Jose
Entidad UPV: Universitat Politècnica de València. Departamento de Ingeniería Electrónica - Departament d'Enginyeria Electrònica
Universitat Politècnica de València. Escuela Técnica Superior de Ingenieros de Telecomunicación - Escola Tècnica Superior d'Enginyers de Telecomunicació
Fecha acto/lectura:
2019-09-23
 Fecha difusión:
Resumen:
[ES] Metodología de verificación mediante el sistema de clases UVM de un sub bloque funcional basado en una memoria OTP Synopsis DesignWare NVM. El bloque incluye el controlador para la memoria, sistemas de detección y ...[+]
Palabras clave: : Verificación , UVM , OTP , ECC , CRC , SystemVerilog , Verilog , Test Bench , EFuse , Synopsis , NVM
Derechos de uso: Cerrado
Editorial:
Universitat Politècnica de València
Titulación: Grado en Ingeniería de Tecnologías y Servicios de Telecomunicación-Grau en Enginyeria de Tecnologies i Serveis de Telecomunicació
Tipo: Proyecto/Trabajo fin de carrera/grado

recommendations

 

Este ítem aparece en la(s) siguiente(s) colección(ones)

Mostrar el registro completo del ítem