- -

Diseño e implementación de un decodificador de LDPCs de alta velocidad y un entorno de test

RiuNet: Repositorio Institucional de la Universidad Politécnica de Valencia

Compartir/Enviar a

Citas

Estadísticas

  • Estadisticas de Uso

Diseño e implementación de un decodificador de LDPCs de alta velocidad y un entorno de test

Mostrar el registro sencillo del ítem

Ficheros en el ítem

dc.contributor.advisor Valls Coquillat, Javier es_ES
dc.contributor.advisor Toledo Alarcón, José Francisco es_ES
dc.contributor.author Mascarell Català, Ferran es_ES
dc.date.accessioned 2011-11-09T13:44:48Z
dc.date.available 2011-11-09T13:44:48Z
dc.date.created 2010
dc.date.issued 2011-11-09
dc.identifier.uri http://hdl.handle.net/10251/12806
dc.description.abstract Los códigos de comprobación de paridad de baja densidad, denominados LDPCs, están siendo incluidos en multitud de estándares de comunicaciones debido a su gran capacidad de corrección y a su facilidad para paralelizar el proceso de decodificación, lo que permite su uso en sistemas que requieran altas velocidades de transmisión. Este trabajo se centra en el desarrollo de arquitecturas paralelas para decodificar códigos LDPC regulares a velocidades de Gbps utilizando un algoritmo de decodificación basado en el volteo de bits con pesos (WBF). Concretamente se ha partido de la versión del algoritmo WBF que mayores prestaciones da, el algoritmo IMWBF, y se particularizado para trabajar de forma cuantificada con sólo 2 bits, optimizando sus parámetros para el código LDPC del estándar 10GBase-T. Se han diseñado dos arquitecturas, una totalmente paralela y otra parcialmente paralela, y se han codificado en VHDL e implementado en dispositivos FPGA alcanzando velocidades de hasta 8Gbps con 10 iteraciones. es_ES
dc.format.extent 43 es_ES
dc.language Español es_ES
dc.publisher Universitat Politècnica de València es_ES
dc.rights Reserva de todos los derechos es_ES
dc.subject Ldpc es_ES
dc.subject Bit-flipping es_ES
dc.subject Codificación es_ES
dc.subject Fpga es_ES
dc.subject.classification TECNOLOGIA ELECTRONICA es_ES
dc.subject.other Máster Universitario en Ingeniería de los Sistemas Electrónicos-Màster Universitari en Enginyeria de Sistemes Electrònics es_ES
dc.title Diseño e implementación de un decodificador de LDPCs de alta velocidad y un entorno de test es_ES
dc.type Tesis de máster es_ES
dc.rights.accessRights Cerrado es_ES
dc.contributor.affiliation Universitat Politècnica de València. Servicio de Alumnado - Servei d'Alumnat es_ES
dc.description.bibliographicCitation Mascarell Català, F. (2010). Diseño e implementación de un decodificador de LDPCs de alta velocidad y un entorno de test. Universitat Politècnica de València. http://hdl.handle.net/10251/12806 es_ES
dc.description.accrualMethod Archivo delegado es_ES


Este ítem aparece en la(s) siguiente(s) colección(ones)

Mostrar el registro sencillo del ítem