- -

Diseño e implementación de un decodificador de LDPCs de alta velocidad y un entorno de test

RiuNet: Repositorio Institucional de la Universidad Politécnica de Valencia

Compartir/Enviar a

Citas

Estadísticas

  • Estadisticas de Uso

Diseño e implementación de un decodificador de LDPCs de alta velocidad y un entorno de test

Mostrar el registro completo del ítem

Mascarell Català, F. (2010). Diseño e implementación de un decodificador de LDPCs de alta velocidad y un entorno de test. Universitat Politècnica de València. http://hdl.handle.net/10251/12806

Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/10251/12806

Ficheros en el ítem

[Cerrado]
Nombre: Tesina.pdf
Tamaño: 15.87Mb
Formato: PDF
Solicitar una copia al autor

Metadatos del ítem

Título: Diseño e implementación de un decodificador de LDPCs de alta velocidad y un entorno de test
Autor: Mascarell Català, Ferran
Director(es): Valls Coquillat, Javier Toledo Alarcón, José Francisco
Entidad UPV: Universitat Politècnica de València. Servicio de Alumnado - Servei d'Alumnat
Fecha acto/lectura:
2010
 Fecha difusión:
Resumen:
Los códigos de comprobación de paridad de baja densidad, denominados LDPCs, están siendo incluidos en multitud de estándares de comunicaciones debido a su gran capacidad de corrección y a su facilidad para paralelizar el ...[+]
Palabras clave: Ldpc , Bit-flipping , Codificación , Fpga
Derechos de uso: Cerrado
Editorial:
Universitat Politècnica de València
Titulación: Máster Universitario en Ingeniería de los Sistemas Electrónicos-Màster Universitari en Enginyeria de Sistemes Electrònics
Tipo: Tesis de máster

recommendations

 

Este ítem aparece en la(s) siguiente(s) colección(ones)

Mostrar el registro completo del ítem