- -

Diagramas de Bloques

RiuNet: Repositorio Institucional de la Universidad Politécnica de Valencia

Compartir/Enviar a

Citas

Estadísticas

  • Estadisticas de Uso

Diagramas de Bloques

Mostrar el registro completo del ítem

Larrea Torres, MÁ. (2008). Diagramas de Bloques. http://hdl.handle.net/10251/1421

Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/10251/1421

Visor de vídeos

Metadatos del ítem

Título: Diagramas de Bloques
Autor: Larrea Torres, Miguel Ángel Gadea Gironés, Rafael Colom Palero, Ricardo José
Entidad UPV: Universitat Politècnica de València. Escuela Técnica Superior de Ingenieros de Telecomunicación - Escola Tècnica Superior d'Enginyers de Telecomunicació
Fecha difusión:
Resumen:
2ª Sesión del Diseño Jerárquico con Quartus II. Curso de Diseño Lógico Programable con Quartus II.
Palabras clave: Fpga , Cpld , Eda , Quartus ii , Electrónica digital
Derechos de uso: Reserva de todos los derechos
Editorial:
Universitat Politècnica de València
Tipo: Objeto de aprendizaje
URL: https://polimedia.upv.es/visor/?id=4179d391-d6b0-f544-9339-18a5deb8de05
Tipo de recurso educativo: Polimedia
Descripción acerca del uso: Seleccione esta Sesión de Demo y úsela como una Práctica Guiada de Laboratorio.
Destinatario: Alumno
Contexto: Ciclo superior
Dificultad: Dificultad media
Nivel de interactividad: Medio
Densidad semántica: Alto
Tiempo típico: 45 minutos
Idioma del destinatario: Español
Permiso de acceso: PUBLICO

recommendations

 

Este ítem aparece en la(s) siguiente(s) colección(ones)

Mostrar el registro completo del ítem