- -

Estadísticas

RiuNet: Repositorio Institucional de la Universidad Politécnica de Valencia

Estadísticas

Número total de visitas

Visualizaciones
Combining watchdog processor with instruction cache locking for a fault-tolerant, predictable architecture applied to fixed-priority, preemptive, multitasking real-time systems 79

Visitas al mes

enero 2024 febrero 2024 marzo 2024 abril 2024 mayo 2024 junio 2024 julio 2024
Combining watchdog processor with instruction cache locking for a fault-tolerant, predictable architecture applied to fixed-priority, preemptive, multitasking real-time systems 6 0 0 3 5 1 0

Visitas al fichero

Visualizaciones
Marti-CampoyRodriguez-Ballester - Combining watchdog processor with instruction cache locking for....pdf 79
3

Países con más visualizaciones

Visualizaciones
Estados Unidos 32
Alemania 9
China 8
Francia 7
Irlanda 5
Canadá 4
España 4
Chequia 2
Rusia 2
Finlandia 1

Ciudades con más visualizaciones

Visualizaciones
Dublin 5
Alameda 4
Mountain View 4
Pride 4
Ashburn 3
Hangzhou 3
Menlo Park 3
Montréal 3
Grenoble 2
Shenzhen 2