Desarrollo de un labtool sobre Zynq UltraScale+ para comunicaciones multipunto y tranmisiones multigigabit

[ES] Este trabajo final de máster presenta el desarrollo de una herramienta de laboratorio (labtool) basada en una FPGA Zynq UltraScale+ para la validación de comunicaciones multipunto y enlaces de transmisión multigigabit, orientada a entornos de simulación en electrónica espacial. El desarrollo se ha realizado en el marco de uno de los proyectos de la empresa Tecnobit – Grupo Oesía, dentro del equipo de espacio y tecnologías fotónicas. El planteamiento del problema incluye un estudio de alternativas. Sobre este análisis de alternativas, se decide adoptar el protocolo SpaceWire para las comunicaciones punto a punto, y el protocolo Aurora 8B/10B para las comunicaciones Multigigabit (MGB), que se implementará para un transceptor GTH de la FPGA. El sistema propuesto se implementa sobre una placa de evaluación ZCU102, que integra una arquitectura heterogénea con lógica programable (PL) y procesador embebido (PS). El trabajo desarrollado abarca el diseño hardware en VHDL usando Vivado, tanto para la transmisión de datos con Aurora, como para su control; la implementación de controladores software en C usando Vitis, para la gestión del flujo de datos desde memoria DDR4, y por último, la integración de estas funcionalidades con el resto del sistema.

[EN] This master's thesis presents the development of a laboratory tool (labtool) based on a Zynq UltraScale+ FPGA for the validation of point-to-point communications and multigigabit transmission links, aimed at simulation environments in space electronics. The problem statement includes a study of alternatives. Based on this analysis, it was decided to adopt the SpaceWire protocol for multicast communications, whose development and implementation are not part of this work, and the Aurora 8B/10B protocol, which will be implemented for a GTH transceiver of the FPGA. The proposed system is implemented on a ZCU102 evaluation board, which integrates a hybrid architecture with programmable logic (PL) and an embedded processor (PS). The work developed includes hardware design in VHDL using Vivado, both for data transmission with Aurora and for its control; the implementation of software drivers in C using Vitis, for managing the data flow from DDR4 memory; and finally, the integration of these functionalities with the rest of the system.