- -

Diseño e Implementación en FPGA de un turbo decodificador para HSDPA

RiuNet: Repositorio Institucional de la Universidad Politécnica de Valencia

Compartir/Enviar a

Citas

Estadísticas

Diseño e Implementación en FPGA de un turbo decodificador para HSDPA

Mostrar el registro completo del ítem

Marí Romero, AF. (2010). Diseño e Implementación en FPGA de un turbo decodificador para HSDPA. http://hdl.handle.net/10251/30819.

Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/10251/30819

Ficheros en el ítem

Metadatos del ítem

Título: Diseño e Implementación en FPGA de un turbo decodificador para HSDPA
Autor:
Director(es): Valls Coquillat, Javier Almenar Terre, Vicenç
Entidad UPV: Universitat Politècnica de València. Escuela Técnica Superior de Ingenieros de Telecomunicación - Escola Tècnica Superior d'Enginyers de Telecomunicació
Fecha difusión:
Fecha acto/lectura: 2010-11-29
Resumen:
[ES] Este trabajo aborda el diseño de un turbo decodificador para el estándar 3.5G (HSDPA) partiendo desde la teoría de los códigos convolucionales. Se han estudiado los algoritmos para decodificación existentes en la ...[+]


[EN] In this work, the design of a turbo decoder for the 3.5G (HSDPA) standard is presented. We have first studied the convolutional codes theory, then, the turbo codes algorithm, from recent literature, were evaluated ...[+]
Palabras clave: FPGA , Turbo códigos , HSDPA , Turbo coding
Derechos de uso: Cerrado
Titulación: Máster Universitario en Tecnologías, Sistemas y Redes de Comunicaciones-Màster Universitari en Tecnologies, Sistemes i Xarxes de Comunicacions
Tipo: Tesis de máster

Este ítem aparece en la(s) siguiente(s) colección(ones)

Mostrar el registro completo del ítem