Mostrar el registro completo del ítem
Correcher Soriano, J. (2006). Desarrollo de un entorno para la verificación de sistemas de comunicaciones basados en FPGA. Universitat Politècnica de València. http://hdl.handle.net/10251/31542
Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/10251/31542
Título: | Desarrollo de un entorno para la verificación de sistemas de comunicaciones basados en FPGA | |||
Autor: | Correcher Soriano, José | |||
Director(es): | ||||
Entidad UPV: |
|
|||
Fecha acto/lectura: |
|
|||
Resumen: |
Este proyecto se ha desarrollado en el Laboratorio de comunicaciones Digitales de la Escuela Politécnica Superior de Gandia, cuya línea principal de trabajo es el desarrollo e implementación en FPGA de algoritmos de procesado ...[+]
|
|||
Derechos de uso: | Cerrado | |||
Editorial: |
|
|||
Titulación: |
|
|||
Tipo: |
|