Mostrar el registro sencillo del ítem
dc.contributor.advisor | Valls Coquillat, Javier | es_ES |
dc.contributor.author | Correcher Soriano, José | es_ES |
dc.date.accessioned | 2013-07-29T13:05:15Z | |
dc.date.available | 2013-07-29T13:05:15Z | |
dc.date.created | 2006-07-12 | |
dc.date.issued | 2013-07-29 | |
dc.identifier.uri | http://hdl.handle.net/10251/31542 | |
dc.description.abstract | Este proyecto se ha desarrollado en el Laboratorio de comunicaciones Digitales de la Escuela Politécnica Superior de Gandia, cuya línea principal de trabajo es el desarrollo e implementación en FPGA de algoritmos de procesado digital de señal aplicados a los sistemas de comunicaciones inalámbricas de banda ancha. En este laboratorio se han desarrollado dos demostradores de sistemas de comunicaciones de banda ancha: un modulador-demodulador QPSK y un receptor de OFDM para redes inalámbricas. El objetivo principal de este proyecto es desarrollar la circuitería para posibilitar la transmisión de imágenes capturadas por una cámara a través de los demostradores disponibles en el laboratorio. La utilización de un medio visual para dicho entorno de verificación hace posible que pueda ser analizado no solo por un observador entendido en la materia, si no por cualquier otra persona, además de ser un buen método de verificación debido a su gran exigencia en el ancho de banda. Facilmente se podrá comprobar el buen funcionamiento del sistema, en su recepción se podrá apreciar la calidad de la transmisión mediante la visualización de la imagen capturada y un diagrama de verificación de la correcta transmisión de los bits. | es_ES |
dc.format.extent | 127 | es_ES |
dc.language | Español | es_ES |
dc.publisher | Universitat Politècnica de València | es_ES |
dc.rights | Reserva de todos los derechos | es_ES |
dc.subject.classification | TECNOLOGIA ELECTRONICA | es_ES |
dc.subject.other | Ingeniero Técnico de Telecomunicación, esp. en Sistemas Electrónicos-Enginyer Tècnic en Telecomunicació, esp. en Sistemes Electrònics | es_ES |
dc.title | Desarrollo de un entorno para la verificación de sistemas de comunicaciones basados en FPGA | es_ES |
dc.type | Proyecto/Trabajo fin de carrera/grado | es_ES |
dc.rights.accessRights | Cerrado | es_ES |
dc.contributor.affiliation | Universitat Politècnica de València. Instituto Universitario de Telecomunicación y Aplicaciones Multimedia - Institut Universitari de Telecomunicacions i Aplicacions Multimèdia | es_ES |
dc.contributor.affiliation | Universitat Politècnica de València. Departamento de Ingeniería Electrónica - Departament d'Enginyeria Electrònica | es_ES |
dc.contributor.affiliation | Universitat Politècnica de València. Escuela Politécnica Superior de Gandia - Escola Politècnica Superior de Gandia | es_ES |
dc.description.bibliographicCitation | Correcher Soriano, J. (2006). Desarrollo de un entorno para la verificación de sistemas de comunicaciones basados en FPGA. Universitat Politècnica de València. http://hdl.handle.net/10251/31542 | es_ES |
dc.description.accrualMethod | Archivo delegado | es_ES |