- -

Simulador lógico NMOS puertas NOT, NAND y NOR.

RiuNet: Repositorio Institucional de la Universidad Politécnica de Valencia

Compartir/Enviar a

Citas

Estadísticas

Simulador lógico NMOS puertas NOT, NAND y NOR.

Mostrar el registro completo del ítem

Vivas Vivas, JA.; Blanc Clavero, S. (2013). Simulador lógico NMOS puertas NOT, NAND y NOR. http://hdl.handle.net/10251/31617.

Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/10251/31617

Metadatos del ítem

Título: Simulador lógico NMOS puertas NOT, NAND y NOR.
Autor:
Entidad UPV: Universitat Politècnica de València. Escola Tècnica Superior d'Enginyeria Informàtica
Fecha difusión:
Resumen:
Este laboratorio virtual entra en la temática de Tecnología de Computadores, donde el alumno aprende a construir puertas básicas mediante tecnología CMOS. La visualización de este objeto tiene por objetivo obtener los ...[+]
Palabras clave: Tecnología de Computadores , Puertas Lógicas , NMOS
Derechos de uso: Reserva de todos los derechos
Tipo: Objeto de aprendizaje
URL: http://labvirtual.webs.upv.es/SimuladorLogicoNMOS.html
Tipo de recurso educativo: Laboratorio virtual de simulación
Descripción acerca del uso: El uso de este objeto es sencillo siempre que el alumno comprenda el esquema NMOS que tiene en pantalla. Se trata de una selección sencilla de valores de entrada. Deberá introducir los valores de entrada en los campos de la izquierda, pulsar sobre el botón y observará los cambios que se producen en la representación gráfica de la derecha.
Destinatario: Alumno
Contexto: Primer ciclo
Dificultad: Fácil
Nivel de interactividad: Medio
Densidad semántica: Medio
Tiempo típico: 15 minutos
Idioma del destinatario: spa
Permiso de acceso: PUBLICO

Este ítem aparece en la(s) siguiente(s) colección(ones)

Mostrar el registro completo del ítem