Mostrar el registro completo del ítem
Vivas Vivas, JA.; Blanc Clavero, S. (2013). Simulador lógico NMOS puertas NOT, NAND y NOR. http://hdl.handle.net/10251/31617
Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/10251/31617
Título: | Simulador lógico NMOS puertas NOT, NAND y NOR | |
Autor: | ||
Entidad UPV: |
|
|
Fecha difusión: |
|
|
Resumen: |
Este laboratorio virtual entra en la temática de Tecnología de Computadores, donde el alumno aprende a construir puertas básicas mediante tecnología CMOS. La visualización de este objeto tiene por objetivo obtener los ...[+]
|
|
Palabras clave: |
|
|
Derechos de uso: | Reserva de todos los derechos | |
Editorial: |
|
|
Tipo: |
|
|
URL: | http://labvirtual.webs.upv.es/SimuladorLogicoNMOS.html | |
Tipo de recurso educativo: |
|
|
Descripción acerca del uso: |
|
|
Destinatario: |
|
|
Contexto: |
|
|
Dificultad: |
|
|
Nivel de interactividad: |
|
|
Densidad semántica: |
|
|
Tiempo típico: |
|
|
Idioma del destinatario: |
|
|
Permiso de acceso: |
|