- -

Simulador lógico NMOS puertas NOT, NAND y NOR

RiuNet: Repositorio Institucional de la Universidad Politécnica de Valencia

Compartir/Enviar a

Citas

Estadísticas

  • Estadisticas de Uso

Simulador lógico NMOS puertas NOT, NAND y NOR

Mostrar el registro sencillo del ítem

dc.contributor.author Vivas Vivas, Julio Antonio es_ES
dc.contributor.author Blanc Clavero, Sara es_ES
dc.date.accessioned 2013-08-28T08:45:07Z
dc.date.available 2013-08-28T08:45:07Z
dc.date.issued 2013-08-28
dc.identifier.uri http://hdl.handle.net/10251/31617
dc.description.abstract Este laboratorio virtual entra en la temática de Tecnología de Computadores, donde el alumno aprende a construir puertas básicas mediante tecnología CMOS. La visualización de este objeto tiene por objetivo obtener los valores de tensión de salida según los valores de entrada y resistencia configurables por el usuario. es_ES
dc.description.uri http://labvirtual.webs.upv.es/SimuladorLogicoNMOS.html es_ES
dc.language Español es_ES
dc.publisher Universitat Politècnica de València es_ES
dc.rights Reserva de todos los derechos es_ES
dc.subject Tecnología de Computadores es_ES
dc.subject Puertas Lógicas es_ES
dc.subject NMOS es_ES
dc.subject.classification ARQUITECTURA Y TECNOLOGIA DE COMPUTADORES es_ES
dc.title Simulador lógico NMOS puertas NOT, NAND y NOR es_ES
dc.type Objeto de aprendizaje
dc.lom.learningResourceType Laboratorio virtual de simulación es_ES
dc.lom.interactivityLevel Medio es_ES
dc.lom.semanticDensity Medio es_ES
dc.lom.intendedEndUserRole Alumno es_ES
dc.lom.context Primer ciclo es_ES
dc.lom.difficulty Fácil es_ES
dc.lom.typicalLearningTime 15 minutos es_ES
dc.lom.educationalDescription El uso de este objeto es sencillo siempre que el alumno comprenda el esquema NMOS que tiene en pantalla. Se trata de una selección sencilla de valores de entrada. Deberá introducir los valores de entrada en los campos de la izquierda, pulsar sobre el botón y observará los cambios que se producen en la representación gráfica de la derecha. es_ES
dc.lom.educationalLanguage Español es_ES
dc.upv.convocatoriaDocenciaRed 2012-2013 es_ES
dc.upv.ambito PUBLICO es_ES
dc.rights.accessRights Abierto es_ES
dc.contributor.affiliation Universitat Politècnica de València. Escola Tècnica Superior d'Enginyeria Informàtica es_ES
dc.description.bibliographicCitation Vivas Vivas, JA.; Blanc Clavero, S. (2013). Simulador lógico NMOS puertas NOT, NAND y NOR. http://hdl.handle.net/10251/31617 es_ES


Este ítem aparece en la(s) siguiente(s) colección(ones)

Mostrar el registro sencillo del ítem